一种无电阻的带隙基准电压源制造技术

本实用新型专利技术公开了一种无电阻带隙基准电压源。具体包括启动电路，自偏置电流源电路，和带有PTAT失调的电压跟随器，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连。本实用新型专利技术提供的无电阻带隙基准电压源，由于电路结构没有使用电阻，因而可以和CMOS工艺相兼容，进而降低了设计的复杂度，减少了芯片的面积；此外本实用新型专利技术的基准电压源通过所述的自偏置电流源电路和带有PTAT失调的电压跟随器，使得基准电压在具有较低的温度系数的同时，提高了带隙基准电压源的电源抑制比。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于电源
，具体涉及一种带隙基准电压源的设计。
技术介绍
在基准电压源的设计过程中，通常采用基于硅的带隙电压产生固定电压的技术来产生基准电压，其原理在于，将一个正温度系数的电压和一个负温度系数的电压以一定的比例叠加，产生不随环境温度、电源电压变化的电压值。当温度接近OK时，这个基准电压接近硅的带隙电压，称为“带隙基准”电压。正温度系数的电压通常来自于两个双结型晶体管的基极_发射极电压之差Δ Vbe， 负温度系数的电压即是双结型晶体管的基极-发射极电压Vbe，这两个电压要以一定的比例叠加，才能抵消温度系数，使得到的电压具有比较好的温度特性。基准电压可表示为Vbef = VBE+KX AVbe公式(1)公式⑴中的系数K通常是两个同类型电阻的比值。而标准的数字电路，并没有提供相应的电阻模型，这里可以用开关电容实现等效电阻的方法来解决，但是需要额外的电路来产生时钟信号，增加了电路的复杂度，同时会引入噪声；芯片内部集成电容，又会增加芯片版图的面积，增加成本。文献"Buck A Ε, McDonald C L，Lewis H. et al. A CMOS bandgap reference without resistors. IEEE JOURNAL of Solid-State Circuits, 2002. 37(1) :81_83” 很好地解决了以上的问题，电路结构中的MOS均工作于强反型或截止区，故不存在器件模型精确性的问题。但是电路正常工作所需的电源电压太高，不适用于低压应用环境；电源抑制比并不高，温度特性也不是很好；为了抑制MOS管的沟道长度调制效应，不得不增加器件的沟道长度，从而增力口了芯片的面积。文献"Tetsuya Hiros, et al. Temperature-compensated CMOS current reference circuit for ultralow-power subthreshold LSIs, IEICE Electronics Express,Vol. 5,No. 6,pp. 204-210,Mar. 2008”提出的无电阻的带隙基准源电路，部分MOS管工作于亚阈值区，但是在这一区间并没有精确的模型来描述MOS管的特性， 因而增加了设计的复杂度。
技术实现思路
本技术的目的是为 了解决现有的无电阻的带隙基准源电路存在的问题，提出了一种无电阻带隙基准电压源。本技术技术方案为一种无电阻带隙基准电压源，包括启动电路，自偏置电流源电路，和带有PTAT失调的电压跟随器电路，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连。进一步的，自偏置电流源电路包括PMOS管MP1、MP2、MP3，匪OS管丽1、丽2、丽3、 MN4、MN6，三极管Q1、Q2、Q3，其中，PMOS管的源极与衬底均接外部电源，NMOS管的衬底均接地，三极管的基极与集电极均接地，PMOS管MP3的栅漏短接，同时与MPl和MP2的栅极连接，PMOS管MP1、MP2、MP3的漏极分别与匪OS管MN1、MN3、丽4的漏极连接，MP3的漏极作为自偏置电流源电路的Vbias点，NMOS管丽1栅漏短接，并且与丽2和丽3的栅极连接，丽1的源极与丽2的漏极连接，NMOS管丽2的源极与三极管Ql的发射极连接，NMOS管丽3的漏极与MN4的栅极连接，同时连接MN6的栅极，NMOS管MN6的源极与三极管Q2的发射极连接， 同时连接带有PTAT失调的电压跟随器的正向输入端，NMOS管MN4的源极与三极管Q3的发射极连接，MN6的源极与漏极接地。进一步的，带有PTAT失调的电压跟随器包括NMOS管Ml、M2，第一电流源、第二电流源、第三电流源和电流镜，其中，NMOS管Ml与M2的栅极分别作为电压跟随器的正向与负向输入端，漏极分别与第一电流源和第二电流源正端连接，源极串联第三电流源后接地，第一电流源、第二电流源的负端分别接外部电源，正端通过电源镜接地，所述第一电流源、第二电流源和第三电流源的电流大小之比为A+1 B+1 A+B。进一步的，带有PTAT失调的电压跟随器包括10个PMOS管MPA1-MPA10，12个匪OS 管MNA1-MNA12，其中，所有的NMOS管的衬底均接地，MPA1-MPA6的源极和衬底均接外部电源，MPA1-MPA5的栅极相互连接，并连接自偏置电流源电路的Vbias点，MPAl的漏极与MNAl 的漏极连接，MNAl的源极和衬底接地，其栅漏短接，并且与MNA2、MNA4、MNA6、MNA8的栅极连接，MPA6的栅漏短接，并且连接MPA7和MPA8的栅极以及MNA2的漏极，MNA2的源极与MNA3 的漏极连接，MNA3的源极接地，其栅极与MNA5、MNA7、MNA9的栅极以及MNA6的漏极连接， MPA2的漏极与MPA9的源极以及MNAlO的栅极连接，MPA9的衬底与源连接，其栅极为电压跟随器的正向输入端，漏极接外部电源，MPA3的漏极与MPAlO的源极以及MNAll的栅极连接， MPAlO的源极与衬底短接，其栅极为电压跟随器的负向输入端，漏极接地，MNAlO与MNAll的源极相互连接，并且连接MNA4的漏极，MNA4的源极与MNA5的漏极连接，MNA5的源极接地， MNAlO与MNAll的漏极分别连接MPA4与MPA5的漏极，MPA7与MPA8的源极与衬底短接，并分别连接MPA4与MPA5的漏极，MPA7的漏极与MNA6的漏极连接，MNA6的源极与MNA7的漏极连接，MNA7的源极接地，MPA8的漏极与MNA8的漏极连接，MNA8的源极与MNA9的漏极连接并作为电压跟随器的输出端，MNA9的源极接外部电源，并且连接MNA12的栅极，MNA12的源极与漏极均接地。本技术的有益效果是本技术提供的无电阻带隙基准电压源，由于电路结构没有使用电阻，因而可以和CMOS工艺相兼容，进而降低了设计的复杂度，减少了芯片的面积；此外本技术的基准电压源通过所述的自偏置电流源电路和带有PTAT失调的电压跟随器，使得基准电压在具有较低的温度系数的同时，提高了带隙基准源的电源抑制比。附图说明图1为本技术的无电阻带隙基准源的电路示意图。图2为本技术的带有PTAT失调电压的跟随器的原理图。图3为本技术的带有PTAT失调电压的跟随器的具体电路图。图4为本技术实施例的无电阻带隙基准源温度特性的仿真示意图。图5为本技术实施例的无电阻带隙基准源电压调整率的仿真示意图。图6为本技术实施例的无电阻带隙基准源电源抑制比的仿真示意图。具体实施方式以下结合附图和具体的实施例对本技术作进一步的阐述。如图1所示，无电阻带隙基准电压源，包括启动电路，自偏置电流源电路，和带有 PTAT失调的电压跟随器电路，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连。 这里，自偏置电流源电路如图包括？] 05管1^1、]\^2、]\^3，NMOS管MN1、MN2、MN3、 MN4、MN6，三极管Q1、Q2、Q3，其中，PMOS管的源极与衬底均接外部电源，NMOS管的衬底均接地，三极管的基极与集电极均接地，MP3的栅漏本文档来自技高网...

【技术保护点】
１．一种无电阻带隙基准电压源，其特征在于，包括启动电路，自偏置电流源电路和带有ＰＴＡＴ失调的电压跟随器，其中，启动电路与自偏置电流源电路连接，带有ＰＴＡＴ失调的电压跟随器与自偏置电流源电路相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：周泽坤，钟博，封鲁平，马颖乾，明鑫，张波，徐祥柱，
申请(专利权)人：电子科技大学，
类型：实用新型
国别省市：90