用于液晶显示器的栅极驱动器及驱动方法技术

本发明专利技术涉及一种用于液晶显示器的栅极驱动器及驱动方法。该栅极驱动器包含一第一移位寄存器、一致能控制单元、一第二移位寄存器、一电平转换器、一逻辑处理单元以及一输出级。该第一移位寄存器用来根据一同步起始信号及一时钟信号，依序产生复数个第一扫描信号。该致能控制单元用来根据该复数个第一扫描信号，产生一致能信号。该第二移位寄存器用来根据该同步起始信号、该时钟信号及该致能信号，依序产生复数个第二扫描信号。该电平转换器用来产生复数个第一及第二输出信号。该逻辑处理单元用来选择性地对该复数个第一及第二输出信号进行逻辑运算，以产生复数个栅极驱动信号。该输出级用来输出该复数个栅极驱动信号。

【技术实现步骤摘要】

本专利技术涉及一种用于一液晶显示器的栅极驱动器及其驱动方法，尤指一种可降低高压电路区块面积的栅极驱动器及驱动方法。
技术介绍
液晶显示器(Liquid Crystal Display)具有外型轻薄、省电以及无辐射污染等特性，因此，已被广泛地应用在平面电视、计算机系统、行动电话、个人数字助理等电子产品上。液晶显示器的工作原理主要是通过改变液晶分子的排列状态，来控制液晶层的透光率， 以产生不同强度的输出光线，再搭配背光模块来达到显示影像的效果。典型的液晶显示器包含有液晶面板及驱动电路。其中，液晶面板包含有复数个画素单元，用来显示影像。驱动电路包含有时序控制器、栅极驱动器及源极驱动器等。栅极驱动器用来驱动液晶面板上各画素单元的开关，以控制源极驱动器的数据写入操作。源极驱动器用来提供需储存在各画素单元的电压，以呈现所欲显示的影像。时序控制器则提供相对应的控制信号及数据信号至栅极驱动器与源极驱动器，以控制整体影像显示的流程。一般来说，栅极驱动器主要根据时序控制器所提供的控制信号，产生相对应的栅极驱动信号，进而控制液晶面板上各画素单元的开关。举例来说，请参考图1，图1为公知一栅极驱动器10的示意图。栅极驱动器10包含一移位寄存器102、一逻辑控制单元104、一电平转换器106及一输出级108。移位寄存器102根据一同步起始信号STV以及一时钟信号CLK，依序产生扫描信号Ql Qn。逻辑控制单元104耦接于移位寄存器102，用来根据一输出致能信号OE及一全开指示信号Χ0Ν，产生逻辑控制信号Xl Χα。其中，同步起始信号 STV、时钟信号CLK、全开指示信号XON以及输出致能信号OE是由一时序控制器所提供。全开指示信号XON可用来消除影像残影，其原理是于系统电源开启或关闭时通过将每一扫瞄线上的晶体管导通，来解决残影问题。此外，输出致能信号OE主要用来在特定期间使栅极驱动器停止输出信号，以避免在正常应用时会同时有两条扫描线输出重迭的问题(导因于电阻电容效应所产生的传递延迟)，而在实际应用上可能会同时使用多组输出致能信号来进行调整处理。简言之，在逻辑控制单元104中，可以根据相对应的控制信号(例如输出致能信号0Ε、全开指示信号Χ0Ν)，来对显示影像进行相关处理，以解决相关的影像显示问题。 电平转换器106耦接于逻辑控制单元104，用来根据逻辑控制信号Xl fti、一栅极高电压 VGH及一栅极低电压VGL，产生栅极驱动信号G1’ &1’，其中，栅极高电压VGH与门极低电压VGL是由时序控制器所提供，而电平转换器106的操作原理为熟悉此
者所熟知， 在此不另赘述。输出级108耦接于电平转换器106与扫描线Sl Sn (未绘于图1中)，用来输出栅极驱动信号Gl 至扫描线Sl Sn，以驱动相对应扫描线上的画素单元。为便于说明，假设栅极驱动器10的的输出通道数为Μ0，即η = Μ0，则栅极驱动器10的相关信号的时序图即如图2所示。在此情况下，栅极驱动器10可提供相对应的栅极驱动信号Gl GM0，来控制耦接于扫描线Sl S240的画素单元，而移位寄存器102则包含有移位寄存单元Rl R240。此外，假设在本例中，移位寄存器102采用单脉波(Single4Start Pulse)驱动方式驱动，且采用时钟正缘触发(Clock Rising Trigger)。因此，当移位寄存器102的第一级移位寄存单元Rl接收到同步起始信号STV后，移位寄存单元Rl会于时钟信号CLK的正缘处被触发，而产生一扫描信号Q1，并将所产生的扫描信号Ql输出至逻辑控制单元104。如此一来，通过逻辑控制单元104、电平转换器106及输出级108的处理， 扫描信号Ql (低压信号)将被转换成足以驱动画素单元的栅极驱动信号Gl (高压信号)， 来驱动扫描线Sl上的画素单元。除此之外，于第一级移位寄存单元Rl将扫描信号Ql输出至逻辑控制单元104的同时，亦会将扫描信号Ql同步传递至下一级移位寄存单元R2。同理，当移位寄存单元R2接收到扫描信号Ql后，会于时钟信号CLK的正缘触发产生一扫描信号Q2，并将扫描信号Q2输出至逻辑控制单元104，使栅极驱动器10据以产生栅极驱动信号 G2。当然，扫描信号Q2亦会传递至下一级移位寄存单元R3。依此类推，栅极驱动器10可依序产生栅极驱动信号Gl G240。栅极驱动器10属于一对一的架构，也就是说，针对每一组的栅极驱动信号，在移位寄存器102、逻辑控制单元104、电平转换器106及输出级108中皆有一组相对应的电路区块来进行处理。在此情况下，栅极驱动器10亦适用于采用长脉波(Long Start Pulse) 驱动方式或是采用双脉波(Dual Start Pulse)驱动方式来驱动移位寄存器102的应用中。 前述的双脉波驱动方式是指同步起始信号STV于一固定数量的时钟周期内连续触发两次脉波信号。长脉波驱动是指同步起始信号STV的脉波长度大于一固定数量的时钟周期，且栅极驱动器于每一固定数量的时钟周期内有连续两个以上的通道输出。请参考4图3及4 图4，图3及图4分别为在栅极驱动器10中使用长脉波驱动方式及使用双脉波驱动方式时相关信号的时序图。如图3所示，当液晶显示器欲对所显示的影像画面进行画面调整，例如画面拉近(Zoom In)或拉远(Zoom Out)处理时，通常会利用长脉波驱动移位寄存器102的方式搭配多组输出致能信号(例如输出致能信号OEl 0E3)，来实现画面调整功能。如图 4所示，采用双脉波驱动移位寄存器102的方式搭配多组(例如3组)输出致能信号的应用，可实现对画素单元的薄膜晶体管预先充电的效果。换言之，如图1中的一对一架构的栅极驱动器10可全面支持采用单脉波、长脉波以及双脉波驱动的方式进行相关信号处理的应用。然而，若采用如图1所示的栅极驱动器10的架构，在实际电路实现上虽不会遭遇过高的困难度。但是，囿于一对一的栅极驱动器架构，在每一组的输出信道(扫描线)上， 必须搭配一组低压电路区块(移位寄存器102与逻辑控制单元104)与一组高压电路区块 (电平转换器106及输出级108)来产生相对应的栅极驱动信号。换句话说，若以具有240 个输出信道的栅极驱动器10来看，即需要240组低压电路区块和相对应的240组高压电路区块。但是，在集成电路设计上，高压电路组件所占的电路面积远大于低压电路组件，因此， 对于多输出信道的栅极驱动器来说。栅极驱动器所需的电路面积将会完全为高压电路区块所限制，当然，若使用栅极驱动器10的架构，将无法避免大量高压电路组件(例如电平转换器106)的使用。因此，栅极驱动器10的面积通常都会非常大，且很难降低，如此一来将耗费极高的制造成本。请参考图5，图5为一公知栅极驱动器50的示意图。栅极驱动器50包含有一计数器502、一译码器504、电平转换器506A及506B、逻辑处理单元508、一输出级510。计数器 502根据一同步起始信号STV以及一时钟信号CLK，产生一计数值C，并传送至译码器504。译码器504耦接于计数器502，用来根据计数值C、一输出致能信号OE以及一全开指示信号 Χ0Ν,产生一高位译码信号MSB及一低位译码信号LSB。详细来说，于计数器502同步起始信号STV接收到本文档来自技高网...

【技术保护点】
１．一种用于一液晶显示器的栅极驱动器，该栅极驱动器包含：一第一移位寄存器，用来根据一同步起始信号以及一时钟信号，循序产生复数个第一扫描信号；一致能控制单元，耦接于该第一移位寄存器，用来根据该复数个第一扫描信号，产生一致能信号；一第二移位寄存器，耦接于该致能控制单元，用来根据该同步起始信号、该时钟信号及该致能信号，循序产生复数个第二扫描信号；一电平转换器，耦接于该第一移位寄存器与该第二移位寄存器，用来转换该复数个第一扫描信号以及该复数个第二扫描信号的电压准位，以产生复数个第一输出信号与复数个第二输出信号；一逻辑处理单元，耦接于该电平转换器，用来选择性地对该复数个第一输出信号以及该复数个第二输出信号进行一逻辑运算程序，以产生复数个栅极驱动信号；以及一输出级，耦接于该逻辑处理单元与复数条扫描线，用来输出该复数个栅极驱动信号至相对应的复数条扫描线。

【技术特征摘要】

【专利技术属性】
技术研发人员：张志远，林彦宏，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：71