阵列基板及其制造方法和液晶显示器技术

本发明专利技术公开了一种阵列基板及其制造方法和液晶显示器。该阵列基板中，栅线的上方形成有附加电极，附加电极和栅线之间以栅绝缘层相互间隔，且附加电极与公共电极线电连接；像素电极的图案延伸至附加电极的上方与附加电极重叠，像素电极与附加电极和公共电极线重叠的部分形成存储电容。本发明专利技术结合了基于栅线的存储电容和基于公共电极线的存储电容两种形式，能够提高存储电容值，且减小了存储电容对其他显示因素的影响。不会因为需要过大的公共电极线面积而降低开口率，形成的阻容延迟较小，能获得较好的显示品质。

【技术实现步骤摘要】

本专利技术涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶显示器。
技术介绍
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。液晶面板是TFT-LCD中的重要部件，一般包括对盒设置的阵列基板和彩膜基板， 其间填充液晶层。图IA为现有阵列基板的局部俯视结构示意图，图IB为图IA中沿A-A线的侧视剖切结构示意图。如图IA和IB所示，该阵列基板包括衬底基板1 ；衬底基板1上形成有横纵交叉的数据线5和栅线2 ；数据线5和栅线2围设形成矩阵形式排列的像素单元； 每个像素单元包括TFT开关和像素电极11 ;TFT开关包括栅电极3、源电极7、漏电极8和有源层6 ；栅电极3连接栅线2，源电极7连接数据线5，漏电极8连接像素电极11，有源层6 形成在源电极7和漏电极8与栅电极3之间。上述数据线5、栅线2、TFT开关的栅电极3、 源电极7、漏电极8和有源层6，以及像素电极11可统称为导电图案。为保持各导电图案的绝缘，可将同层设置的导电图案间隔设置，或通过绝缘层间隔异层设置的导电图案，例如， 栅线2和栅电极3上覆盖栅绝缘层4，与TFT开关和数据线5保持绝缘；TFT开关和数据线 5上覆盖有钝化层9，与像素电极11保持绝缘，像素电极11可通过钝化层过孔10与漏电极 8相连。在TFT-IXD的显示过程中，通过数据线向像素电极输入图像信号电压，需要像素电极在一帧的显示周期中保持该图像信号电压，所以在每个像素单元中需要形成存储电容 (Storage Capacitor，简称Cs)，以维持像素电极上的图像信号电压。现有技术中主要有两种形成存储电容的方式，一种方式称为基于栅线的存储电容(Cs on (iate)，其结构如图IA 和IB所示。每个像素单元中的像素电极11会延伸到相邻像素单元的栅线2上，像素电极 11和相邻栅线2的这部分重叠区域就形成了存储电容。另一种方式称为基于公共电极线的存储电容(Cs on Common)，其结构如图2A和 2B所示，还包括公共电极线12，与栅线2同层形成但不相交，像素电极11与公共电极线12 重叠的部分就形成了存储电容。但是，这两种存储电容形成都有一定缺陷基于栅线的存储电容，像素电极与栅线之间存在较大的寄生电容，导致阻容延迟(RC Delay)比较大，会影响图像信号的传输；基于公共电极线的存储电容，为达到一定的电容值，必须保证有足够大的重叠面积，而不透光的公共电极线会使得像素单元中的透光面积减小，因此对像素单元的开口率影响较大。
技术实现思路
本专利技术提供一种阵列基板及其制造方法和液晶显示器，以保证像素单元中足够的存储电容，且减小存储电容对其他显示因素的影响。本专利技术提供一种阵列基板，包括衬底基板；所述衬底基板上形成有横纵交叉的数据线和栅线；所述数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括 TFT开关和像素电极；每个所述TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极；所述衬底基板上还形成有公共电极线，其中所述栅线的上方形成有附加电极，所述附加电极和所述栅线之间以栅绝缘层相互间隔，且所述附加电极与所述公共电极线电连接；所述像素电极的图案延伸至所述附加电极的上方与所述附加电极重叠，所述像素电极与所述附加电极和公共电极线重叠的部分形成存储电容。本专利技术还提供一种阵列基板的制造方法，包括在衬底基板上分别形成栅线、栅电极、公共电极线、数据线、有源层、源电极、漏电极和像素电极图案的流程，其中在形成所述数据线图案的同时，还同步形成附加电极的图案，所述附加电极位于所述栅线的上方，所述附加电极和所述栅线之间以栅绝缘层相互间隔，且所述附加电极与所述公共电极线电连接；其中，形成的所述像素电极的图案延伸至所述附加电极的上方与所述附加电极重叠，所述像素电极与所述附加电极和公共电极线重叠的部分形成存储电容。本专利技术还提供了一种液晶显示器，包括液晶面板，其中所述液晶面板包括彩膜基板和本专利技术所提供的阵列基板。本专利技术提供的阵列基板及其制造方法和液晶显示器，结合了基于栅线的存储电容和基于公共电极线的存储电容两种形式，形成在栅线上方的附加电极是一个独立的电极区域，与像素电极之间形成了存储电容。同时，公共电极线与像素电极之间的重叠区域也形成了存储电容，这两部分存储电容共同构成了像素单元的存储电容，能够提高存储电容值，且减小了存储电容对其他显示因素的影响。不会因为需要过大的公共电极线面积而降低开口率，形成的阻容延迟较小，能获得较好的显示品质。附图说明图IA为现有一种阵列基板的局部俯视结构示意图；图IB为图IA中沿A-A线的侧视剖切结构示意图；图2A为现有另一种阵列基板的局部俯视结构示意图；图2B为图2A中沿B-B线的侧视剖切结构示意图；图3A为本专利技术实施例一提供的阵列基板的局部俯视结构示意图；图;3B为图3A中沿C-C线的侧视剖切结构示意图；图4为本专利技术实施例二提供的阵列基板的局部俯视结构示意图；图5A为本专利技术实施例三提供的阵列基板的局部俯视结构示意图；图5B为图5A中沿D-D线的侧视剖切结构示意图；图6为本专利技术实施例四提供的阵列基板的局部俯视结构示意图；图7为本专利技术实施例五提供的阵列基板的制造方法的流程图；图8A为本专利技术实施例五所制造阵列基板的局部俯视结构示意图一；图8B为图8A中沿E-E线的侧视剖切结构示意图；图9A为本专利技术实施例五所制造阵列基板的局部俯视结构示意图二 ；图9B为图8A中沿F-F线的侧视剖切结构示意图；图10为本专利技术实施例六提供的阵列基板的制造方法的流程图；图IlA为本专利技术实施例六所制造阵列基板的局部俯视结构示意图一；图IlB为图IlA中沿G-G线的侧视剖切结构示意图；图12A为本专利技术实施例六所制造阵列基板的局部俯视结构示意图二 ；图12B为图12A中沿1_1线的侧视剖切结构示意图。附图标记I-衬底基板；2-栅线； 3-栅电极；4-栅绝缘层；5-数据线；6-有源层；7-源电极； 8-漏电极；9-钝化层；10-钝化层过孔；11-像素电极；12-公共电极线；13-附加电极；14-第一过孔；15-第二过孔； 16-跨接线； 17-连通过孔；18-连通线。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图3A为本专利技术实施例一提供的阵列基板的局部俯视结构示意图，图:3B为图3A中沿C-C线的侧视剖切结构示意图。如图3A和;3B所示，该阵列基板包括衬底基板1 ；衬底基板1上形成有横纵交叉的数据线5和栅线2 ；数据线5和栅线2围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极11 ；TFT开关包括栅电极3、源电极7、漏电极8和有源层6 ；栅电极3连接栅线2，源电极7连接数据线5，漏电极8连接像素电极11， 有源层6形成在源电极7本文档来自技高网...

【技术保护点】
１．一种阵列基板，包括衬底基板；所述衬底基板上形成有横纵交叉的数据线和栅线；所述数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括ＴＦＴ开关和像素电极；每个所述ＴＦＴ开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极；所述衬底基板上还形成有公共电极线，其特征在于：所述栅线的上方形成有附加电极，所述附加电极和所述栅线之间以栅绝缘层相互间隔，且所述附加电极与所述公共电极线电连接；所述像素电极的图案延伸至所述附加电极的上方与所述附加电极重叠，所述像素电极与所述附加电极和公共电极线重叠的部分形成存储电容。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢振宇，陈旭，龙春平，徐少颖，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：11