一种FinFET器件及其制造方法技术

本发明专利技术提供了一种FinFET器件，包括：衬底；设置在所述衬底上的鳍结构；以及覆盖所述衬底和鳍结构下部的功函数调谐层。本发明专利技术还提供了一种形成制造FinFET器件的方法，包括如下步骤：提供衬底；在所述衬底上形成鳍结构；覆盖所述衬底和鳍结构的下部形成功函数调谐层。本发明专利技术避免使用高浓度的阱掺杂，通过在FinFET的鳍结构的下部的侧壁形成能够调节功函数的功函数调节层，能够使鳍中的沟道的下部的高结漏和高结电容得到抑制。

【技术实现步骤摘要】

本专利技术通常涉及半导体器件技术。更具体而言，涉及一种调节表面功函数和降低底部沟道中的漏电流的FinFET器件及其制造方法。
技术介绍
双栅MOSFET为一个器件中包括两个栅的M0SFET。这些器件称为FinFET，因为他们的结构包括从衬底延伸的薄鳍。可以使用传统的MOSFET技术成功制造硅基FinFET。一般的FinFET在衬底上制造，具有在衬底之上的绝缘层，该绝缘层具有从衬底延伸的薄鳍， 例如，刻蚀到衬底的硅层中。FET的沟道形成在该垂直鳍中。在鳍之上(或包裹鳍)具有栅。双栅的益处在于在沟道的两侧都具有栅，获得可以从两侧控制沟道的栅。FinFET的另外的益处包括减少了短沟道效应和更高的电流。其他的FinFET结构可以包括三个或更多的有效栅。在现有的FinFET 制造工艺，例如 T. S. Park 等人在 Solid-StateElectronics 49(2005)377-383 ψ ^ % "Body-tied triple-gate NMOSFETfabrication using bulk Si wafer” 的论文中以及 K. Okano 等人在 IEEE 2005 中名为 ‘‘Process Integration Technology and Device Characteristics of CMOSFinFET on Bulk Silicon Substrate with sub-lOnm Fin Width and 20nm GateLenth” 中披露的，如图 1、图 2 所示在传统的 FinFET工艺中，由于很高的阱掺杂(η型掺杂用于PMOS，ρ型掺杂用于NM0S)，因此栅结构不能够控制沟道下部的功函数和漏电流，因此会导致很高的结漏和高结电容，从而影响器件性能。因此，需要一种避免使用高浓度的阱掺杂从而避免高结漏和高结电容发生的 FinFET器件及其制造方法。
技术实现思路
为了解决上述技术问题，本专利技术提出了一种FinFET器件，包括衬底；设置在所述衬底上的鳍结构；以及覆盖所述衬底和鳍结构下部的功函数调谐层。所述功函数调谐层可以为单层或者多层，当所述功函数调谐层为单层时，对于NMOS器件，所述功函数调谐层包括P型功函数材料层；对于PMOS器件，所述功函数调谐层包括N型功函数材料层。所述P型功函数材料层采用功函数为4. 9-5. 8电子伏之间的材料形成，例如，包括Α1203。所述N型功函数材料层采用功函数为3. 9-4. 3电子伏之间的材料形成，例如，包括La0、La203、Sr0或其组合。当所述功函数调谐层为多层时，对于NMOS器件，所述功函数调谐层可以包括绝缘层和P型功函数材料层；对于PMOS器件，所述功函数调谐层可以包括绝缘层和N型功函数材料层。例如，所述P型功函数材料层包括=Al2O3 ；所述N型功函数材料层包括La0、La203、 SrO或其组合，或者La、Sr或其组合等等。此外，本专利技术还提供了一种形成制造FinFET器件的方法，包括如下步骤提供衬底；在所述衬底上形成鳍结构；覆盖所述衬底和鳍结构的下部形成功函数调谐层。由于避免使用高浓度的阱掺杂，通过在FinFET的鳍结构的下部的侧壁形成能够调节功函数的功函数调节层，能够使鳍中的沟道的下部的高结漏和高结电容得到抑制附图说明图1示出了现有技术中的FinFET器件的各个制造阶段结构图；图2示出了另一现有技术中的FinFET器件的结构图及其漏电流密度和厚度之间的关系。图3示出了根据本专利技术的FinFET器件的各个制造阶段的流程图；图4-12示出了根据本专利技术的FinFET器件的各个制造阶段的流程图。具体实施例方式本专利技术一般地涉及半导体器件，更具体地涉及FinFET元件和制造FinFET器件 (例如，器件或器件的部分)的方法。然而，可以理解的是，本专利技术提供了具体的实施例作为例子以教导较广的专利技术构思，本领域技术人员能够容易地将本专利技术的教导应用于其他方法或设备。另外，可以理解的是，本专利技术中讨论的方法和设备包括一些传统的结构和/或工艺。因为这些结构和工艺是本领域所公知的，所以仅在一般级别的细节进行了讨论。另夕卜，为了方便和示例的目的，在附图中重复使用参考符号，这样的重复不指示附图中的特征或步骤的任何必需的组合。另外，以下的描述中第一特征在第二特征之上或上面的结构可以包括第一和第二特征直接接触的实施例，也可以包括附加的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。在本专利技术中采用的术语FinFET器件，包括任何鳍基、多栅晶体管。FinFET元件可以包括FinFET器件(如晶体管)或其任何部分(如鳍)。图3示出了根据本专利技术的第一实施例的FinFET器件的形成方法的流程图。该方法开始于步骤S101，其中提供了衬底202。参考图4，在一个实施例中，衬底包括硅衬底(如晶片)。衬底可以为晶体结构的硅。在其他的实施例中，衬底可以包括其他元素的半导体如锗，或包括化合物半导体如碳化硅、砷化镓、砷化铟和磷化铟。在一个实施例中，衬底包括绝缘体上硅(SOI)衬底。SOI衬底可以使用注氧分离(SIMOX)、晶片键合和 /或其他适合的方法制造。在步骤S102，在衬底202上形成鳍204。在一个实施例中，鳍为硅鳍(Si鳍)。鳍可以，例如，通过在衬底上刻蚀硅层而形成。硅层可以为SOI衬底的硅层(如在绝缘层之上)。参考图5的例子，在一个实施例中，可以有一个或多个鳍204，所述鳍204包括硅。多个鳍204可以通过构图硅层(例如，SOI衬底的硅-绝缘体-硅叠层的上层硅层)而制造。 鳍204可以包括设置在鳍上的帽层。在一个实施例中，帽层可以为氮化硅、氧化硅、氮氧化硅或其组合，和/或其他合适的材料。鳍204可以使用适合的工艺包括光刻和刻蚀工艺来制造。光刻工艺可以包括在衬底之上形成光致抗蚀剂层(抗蚀剂)(如，在硅层上)，曝光抗蚀剂到构图上，进行曝光后烘焙工艺，以及显影抗蚀剂以形成包括抗蚀剂的掩膜元件。然后掩膜元件可以用于将鳍204 刻蚀到硅层中。鳍204可以使用反应离子刻蚀(RIE)和/或其他适合的工艺刻蚀。在步骤S103，覆盖所述衬底202和鳍204的下部形成功函数调谐层206。对于NMOS器件，采用P型功函数材料形成功函数调谐层206 ；对于PMOS器件，采用N型功函数材料。功函数调谐层206可以为单层或者多层结构。当所述功函数调谐层为单层时，采用绝缘材料形成功函数调谐层206。具体地讲，当所述功函数调谐层为单层时，对于NMOS器件，所述功函数调谐层为具有高功函数的材料，例如功函数接近或大于硅的价带边缘，如，大于4. 9电子伏，优选为4. 9-5. 8电子伏之间，其可以为但不限于铝的化合物，例如Al2O315对于PMOS器件，所述功函数调谐层为具有低功函数的材料，例如功函数接近或低于硅的导带边缘，如， 小于4. 3电子伏，优选为3. 9-4. 3电子伏之间，其可以为但不限于稀土材料的氧化物、或者稀土材料的氧化物与稀土材料的组合，例如可以是但不限于LaO、La2O3, SrO等材料。当所述功函数调谐层为多层时，对于NMOS器件，所述功函数调谐层可以包括绝缘层和P型功函数材料层，其中，所述P型功函数材料层为例如Al2O3 ；对于PMOS器件，所述本文档来自技高网...

【技术保护点】
１．一种ＦｉｎＦＥＴ器件，包括：衬底；设置在所述衬底上的鳍结构；以及覆盖所述衬底和鳍结构下部的功函数调谐层。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11