半导体装置的制造方法制造方法及图纸

本发明专利技术的目的在于，提供一种可以在不减少保护环数量及不降低保护环深度的情况下缩小保护环区域的幅度，且在形成保护环时无需复杂且耗时的工序的半导体装置的制造方法。在半导体基体110的保护环区域GR上，采用第2掩膜M1从n型杂质扩散区域120的上方选择性地导入大量p型杂质后，使p型杂质在半导体基体110内热扩散，形成保护环124。该保护环124具有从平面上看在n型杂质扩散区域120内并且从断面上看在比n型杂质扩散区域120的下表面更深的位置形成有p型杂质扩散区域122这样一个结构。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
在功率MOSFET、IGBT等电力用半导体装置中，围绕其能动区域的保护环区域上形成有多个保护环(例如，参照专利文献1。)。图8是表示以往的的说明图。图8(a) 图8(c)是表示各工序的示意图。另外，在图8中，符号920’表示在半导体基体910表面上导入了 ρ型杂质的区域。如图8所示，以往的，包括在半导体基体910的保护环区域 GR上形成具有开口部0的掩膜的第1工序(参照图8 (a))，以及从该开口部0导入ρ型杂质后，使P型杂质在半导体基体910中热扩散，形成多个保护环920的第2工序(参照图8 (b) 及图8(c))。通过以往的，从开口部0导入ρ型杂质后，可以通过使 P型杂质在半导体基体910中热扩散这种比较简单的工序，制造在保护环区域GR形成有多个保护环920的半导体装置900。但是，在产业界，为了尽可能提高电力用半导体装置的性能，需要尽量提高能动区域的面积比率。因此，为适应这一需求，就需要考虑通过将保护环区域的幅度缩小，从而提高能动区域的面积比率。然而在这时，如果减少保护环的数量或降低保护环的深度，就会降低其耐压性能，因此就需要在不减少保护环数量及不降低保护环深度的情况下，缩小保护环区域的幅度。作为实现这种需求的技术，已经有在保护环区域形成幅度较小的沟后，在该沟中埋入含有P型杂质的半导体材料的方法(例如，参照专利文献2)。先行技术文献专利文献专利文献1 日本特许公开2003-133556号公报专利文献2 日本特许公开2004-39655号公报但是，根据专利文献2记载的方法，需要在保护环区域形成较小的沟的工序和在沟中埋入含有P型杂质的半导体材料的工序，因而还存在工序复杂且耗时的问题。
技术实现思路
为解决上述问题，本专利技术的目的在于，提供一种可以在不减少保护环数量及不降低保护环深度的情况下缩小保护环区域的幅度，且在形成保护环时无需复杂且耗时的工序的。本专利技术提供一种在半导体基体的保护环区域形成多个保护环的，其特征在于，包括采用第1掩膜对所述半导体基体的所述保护环区域选择性地导入第1导电型杂质后，使第1导电型杂质在所述半导体基体内热扩散，形成第1导电型杂质扩散区域的第1工序；以及采用第2掩膜从第1导电型杂质扩散区域的上方，向所述半导体基体的所述保护环区域选择性地导入与所述第1工序中导入的第1导电型杂质相比更多的第2导电型杂质后，使第2导电型杂质在所述半导体基体内热扩散形成所述保护环使得保护环具有一个从平面上看处于所述第1导电型杂质扩散区域内并且从断面上看处于比所述第1导电型杂质扩散区域的下表面更深位置的第2导电型杂质扩散区域这样结构的第 2工序。因此，通过本专利技术的，在第2工序中，在半导体基体的保护环区域从第1导电型杂质扩散区域的上方选择性地导入第2导电型杂质，并使其热扩散，从而可以形成具有从平面上看在第1导电型杂质扩散区域内、从断面上看在比所述第1导电型杂质扩散区域下表面更深的区域形成有第2导电型杂质扩散区域的结构的保护环。这是由于，第1导电型杂质扩散区域内的第1导电弄杂质的浓度剖面使第2导电型杂质的横向扩散比第2导电型杂质的纵向扩散受到更强的抑制。专利技术人也通过实验对此进行了确认。 结果是，与以往的(参照图8)相比，即使形成同一深度的保护环，也能够使保护环的幅度缩小。另外，通过本专利技术的，形成保护环时无需复杂及耗时的工序。因此，本专利技术的，是一种可以在不减少保护环数量及不降低保护环深度的情况下缩小保护环区域的幅度，且在形成保护环时无需复杂且耗时的工序的。在本专利技术的中，当所述第1工序中导入的第1导电型杂质的量为Al、所述第2工序中导入的第2导电型杂质的量为A2时，最好可以满足 "2XA1彡A2彡10XAl"的关系。希望满足‘‘2XA1彡A2彡10XA1”的关系，是因为当满足‘‘A2 < 2XA1”的关系时， 由于第2导电型杂质的量过少，可能无法稳定地形成保护环。反之，当满足“A2 > 10XAl" 的关系时，由于第2导电型杂质的量过多，可能难以形成幅度较小的保护环。因此，更加理想的状态是能够满足“3XA1彡A2彡7XA1”的关系。在本专利技术的中，当所述第1导电型杂质扩散区域的深度为dl、所述第2导电型杂质扩散区域的深度为d2时，最好可以满足 “1. 2Xdl ≤ d2 ≤ 2. OXdl"的关系。希望满足“1.2Xdl≤ d2≤ 2.0Xd1”的关系，是因为当满足“(12 < 1.2Xdl，，的关系时，可能无法稳定地形成保护环。反之，当满足“d2 > 2.0Xdl”的关系时，与第1导电型杂质扩散区域的大小相比，由于第2导电型杂质的扩散距离变长，可能无法获得通过第1 导电型杂质扩散区域抑制第2导电型杂质的横向扩散的效果。在本专利技术的中，所述第1导电型杂质的扩散系数Dl及所述第2导电型杂质的扩散系数D2，在实施第2工序的热扩散的温度中，最好可以满足“D1 <D2”的关系。基于这样的方法，通过实施第2工序，即可以形成具有从平面上看在所述第1导电型杂质扩散区域120内、从断面上看在比所述第1导电型杂质扩散区域120下表面更深的区域形成有第2导电型杂质扩散区域122的结构的保护环124。在本专利技术的中，作为所述第2掩膜，最好直接使用在所述第1工序中使用的第1掩膜。基于这样的方法，能够以较高的生产率形成保护环。在本专利技术的中，其特征在于所述半导体装置是在被所述保护环区域围绕的能动区域上形成有晶体管的半导体装置，所述晶体管具有漂移层， 由基准浓度层及低浓度层所构成，所述基准浓度层含有第1导电型杂质、其浓度为第1基准浓度，所述低浓度层被设置在所述基准浓度层的下表面并且含有所述第1导电型杂质、其浓度比所述第1基准浓度更低；门极电极，在所述基准浓度层的上表面经由门极绝缘膜而形成；一对第1导电型半导体区域，被设置在所述基准浓度层的表面并分别靠近所述门极电极的各个端部、含有第1导电型杂质、其浓度比所述第1基准浓度更高；一对基极区域， 分别围绕所述第1导电型半导体区域、含有第2导电型杂质、其浓度为第2基准浓度；第1 电极，与所述第1导电型半导体区域及所述基极区域电连接；以及空乏层延伸区域，被设置在所述基极区域下部的所述基准浓度层内、含有第2导电型杂质、其浓度比所述第2基准浓度更低、其下表面被形成为与所述低浓度层和所述基准浓度层的界面位置相比更进入所述低浓度层，所述晶体管是由准备由含有所述第1导电型杂质的低浓度层所构成的半导体基板的半导体基板准备工序；以高于所述低浓度层的杂质浓度的第1基准浓度将第1导电型杂质注入到所述低浓度层并进行热扩散后作为基准浓度层，形成由所述基准浓度层及所述低浓度层所构成的漂移层的漂移层形成工序；将第2导电型杂质注入到所述基准浓度层中按预定间隔分开的区域，形成空乏层延伸区域的空乏层延伸区域形成工序；为使被注入到所述空乏层延伸区域的第2导电型杂质活性化而对其进行热扩散的热扩散工序；在所述半导体基板上形成氧化膜后堆积多晶硅，在所述空乏层延伸区域之间形成门极图案的门极图案形成工序；将所述门极图案作为形成基极区域的掩膜，以比所述空乏层延伸区域更高浓度的第2基准浓度注入第2导电型杂质并进行热扩散，形成基极区域的基极区域形成工序；以及将所述门极图案作为形成第1导本文档来自技高网...

【技术保护点】
１．一种在半导体基体的保护环区域形成多个保护环的半导体装置的制造方法，其特征在于，包括：采用第１掩膜对所述半导体基体的所述保护环区域选择性地导入第１导电型杂质后，使第１导电型杂质在所述半导体基体内热扩散，形成第１导电型杂质扩散区域的第１工序；以及采用第２掩膜从第１导电型杂质扩散区域的上方，向所述半导体基体的所述保护环区域选择性地导入与所述第１工序中导入的第１导电型杂质相比更多的第２导电型杂质后，使第２导电型杂质在所述半导体基体内热扩散形成所述保护环使得保护环具有一个从平面上看处于所述第１导电型杂质扩散区域内并且从断面上看处于比所述第１导电型杂质扩散区域的下表面更深位置的第２导电型杂质扩散区域这样结构的第２工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：渡边祐司，福井正纪，宫腰宜树，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：JP