一种用于频率综合器的在线快速自动频率校准电路和方法技术

本发明专利技术公开了一种用于频率综合器的在线快速自动频率校准电路和方法。自动频率校准电路主要包括有快速充放电电路（21），比较器电路（22）和数字逻辑处理电路（23）。本发明专利技术的校准方法采用闭环校准，主要思路是将电容阵列作为可变电容的扩展，模仿只有可变电容而无电容阵列时的锁相环的建立过程，使自动频率校准过程同锁相环的建立过程合为一体。本发明专利技术可减少频率综合器的校准时间，使其输出频率可以快速切换。

【技术实现步骤摘要】

本专利技术属于电子
，具体适用但不限定于射频收发机中频率综合器的快速频率校准方法和电路
技术介绍
目前，在无线收发机中，频率综合器用来产生可编程的精确的振荡信号，如图1所示，它一般由参考振荡器11、鉴频鉴相器12、电荷泵13、环路滤波器14，、压控振荡器15和分频器16构成。可以产生小数分频比的频率综合器一般还包括sigma-delta调制器17。 其中频率综合器29的输出频率范围取决于压控振荡器15的输出频率范围，为得到较低的相位噪声，压控振荡器一般用电感电容压控振荡器实现。这种类型的振荡器相位噪声较低， 但是压控增益也较低，低压控增益有利于优化锁相环的噪声，却使振荡器输出频率范围也较小。为了得到较宽的输出频率范围，电容电感压控振荡器通常都会通过开关电容阵列18 来实现多条调谐曲线。这样可在低压控增益下覆盖较大的频率范围。传统的自动频率校准电路19 一般采用开环校准，分别用两个计数器120和121对参考输出和分频器输出计数。然后由计数值判断两个频率的大小关系，再对电容阵列做相应的改变。电容阵列的设置使用用二进制搜索算法，从高位开始，依次确定剩余各位高低。 具体过程如下1.先将环路滤波器与压控振荡器的连接断开，给压控振荡器的电压控制端一个固定的电位(一般为半电源电压)，电容阵列最高位置1 ；2.在一个预先设定的固定时间内，用两个计数器同时计数参考振荡器输出和分频器输出；3.计数结束后，比较两个数值，判断哪个频率更快，相应的设置下一位电容阵列控制位的高低。4..重复步骤2和3，直到不能分辨两个频率的高低，说明两个频率之差已经达到要求的精度。5.断开校准环路，连通环路滤波器和压控振荡器，使频率综合器进入锁定过程。上述的方法有一些固有的缺点。因为子频带较窄，意味着各频带之间频率差较小， 因此计数器需要计数较多周期才能分辨要求的频率差；开始计数时，两个输入的相位不确定，也需要更多计数周期才能抵消掉初始相位造成的误差；每次比较都要计数固定周期数， 不能自动适应，造成校准时间的浪费；同时总体的校准时间还会随电容阵列位数增多而变大。上述缺点都使频率自动校准的时间较长。同时开环校准需要在压控振荡器的输入端插入开关，影响频率综合器正常工作时的性能。对于小数频率综合器，在校准过程中还要关闭 sigma-delta 调制器。随着技术不断发展，人们对无线通信的要求越来越高，比如要求同一个收发机可以满足不同的通信标准，覆盖多个频段，宽频带不仅增加电路复杂度，使噪声的改善更加困难，还使频率综合器的校准时间更长，使用传统自动频率校准技术很难达到某些通信标准的要求。
技术实现思路
本专利技术需要解决的技术问题在于提供一种减少频率综合器的校准时间，使其输出频率可以快速切换的用于频率综合器的在线快速自动频率校准电路和方法。为解决上述技术问题，本专利技术采用的技术方案为频率综合器的在线快速自动频率校准电路，主要包括有快速充放电电路，比较器电路和数字逻辑处理电路；所述的快速充放电电路有一个控制端和充放电输出端，充放电输出端接环路滤波器， 当控制端信号为低时，快速充放电电路输出高阻态，充放电输出端上的电压没有影响；当控制端信号为高时，快速充放电电路快速把充放电输出端的电压拉到半电源电压；所述的比较器输入端接快速充放电电路的充放电输出端，比较器接有控制端，比较器的两个输出端和输出给数字逻辑处理电路，比较器有高低两个阈值，在控制端为低电平时， 如果输入端的电压高于设定的高阈值，输出端就变成高电平，同时输出端保持为低电平；如果低于设定的低阈值，则输出端变为高电平，同时输出端保持为低电平，当控制端为高电平时，两个输出端和都被置零；所述的数字逻辑处理电路根据输入情况决定增加或减少电容阵列中打开的电容数，在每次改变电容阵列后，通过控制端输出置位信号给快速充放电电路和比较器电路，使快速充放电电路关断，使比较器电路的两个输出端和均为低电平。一种如上述的用于频率综合器的在线快速自动频率校准电路的校准方法，包括如下步骤1)数字逻辑处理电路将压控振荡器的电容阵列控制字高位置1，即打开一半电容阵列， 使控制端为高电平，快速充放电电路将把充放电输出端拉到半电源电压处，同时比较器的输出被设为低电平；控制端的高电平维持2个时钟周期后变为低电平，使快速充放电电路输出高阻，这样锁相环电路就与自动频率校准电路断开，然后锁相环将进入自由建立过程， 比较器也将监测充放电输出端上的电压并可作出反应；2)在锁相环自由建立过程中，如果分频器输出端的相位落后于参考振荡器输出端的相位，则充放电输出端被充电，电压升高，如果升高到比较器的高阈值处，则比较器输出端变为高电平，数字逻辑处理电路将减小电容阵列中打开的电容数，反之，如果比较器输出端变为高电平，数字逻辑处理电路将增大电容阵列中打开的电容数；3)电容改变完成后，在控制端输出两个时钟周期的高电平信号，在此时间内，快速充放电电路将重新把充放电输出端电压拉到半电源电压，比较器输出也将被置零，控制端的高电平结束后锁相环再次进入建立过程；4)重复步骤2)和步骤3)，直到找到正确的电容阵列配置。上述的方法中，电容阵列中接入电容数的改变分成两个阶段，第一个阶段电容阵列中电容数的调节是二进制搜索的过程，电容的改变每次都比上次减半；第二个阶段则是在现有基础上做增一或减一的调节，直到找到最终的电容阵列配置。本专利技术的有益效果本专利技术的电路实现简单可靠，可在小数分频器工作时在线监视、自动实施频率校准；避免了传统校准方法中计数器计数时间长的缺点，使用本方法可以大大降低校准时间；闭环校准结构，不用把环路断开；避免校准电路在频率综合器工作时产生不利影响。 附图说明图1是采用传统的自动频率校准电路的频率综合器的框架图。图2是采用本专利技术所述的自动频率校准电路的频率综合器的框架图。图3本专利技术校准方法的流程图。具体实施例方式下面结合附图对本专利技术的具体实施方式作进一步详细的描述。如图2所示的采用本专利技术所述的自动频率校准电路的频率综合器的框架图，频率综合器的结构为现有技术，不再详细描述。本专利技术所述的频率综合器的在线快速自动频率校准电路，主要包括有快速充放电电路21，比较器电路22和数字逻辑处理电路23 ；所述的快速充放电电路21有一个控制端25和充放电输出端26，充放电输出端26接环路滤波器，当控制端25信号为低时，快速充放电电路输出高阻态，充放电输出端26上的电压没有影响；当控制端25信号为高时，快速充放电电路21快速把充放电输出端26(即环路滤波器14的输入端)的电压拉到半电源电压；虽然在其充(放)电时，电荷泵13也同时在工作，但是因为其充(放)电电流较大，所以不影响拉电平功能的实现。所述的比较器22输入端接快速充放电电路21的充放电输出端26，比较器22接有控制端25，比较器22的两个输出端27和28输出给数字逻辑处理电路23，比较器有高低两个阈值，在控制端25为低电平时，如果输入端的电压高于设定的高阈值，输出端28就变成高电平，同时输出端27保持为低电平；如果低于设定的低阈值，则输出端27变为高电平，同时输出端28保持为低电平，当控制端25为高电平时，两个输出端27和28都被置零；所述的数字逻辑处理电路23根据输入情况决定增加或减少电容阵列中打开的电容数，在每次改变电本文档来自技高网...

【技术保护点】
１．一种用于频率综合器的在线快速自动频率校准电路，其特征在于：主要包括有快速充放电电路（２１），比较器电路（２２）和数字逻辑处理电路（２３）；所述的快速充放电电路（２１）有一个控制端（２５）和充放电输出端（２６），充放电输出端（２６）接环路滤波器，当控制端（２５）信号为低时，快速充放电电路输出高阻态，充放电输出端（２６）上的电压没有影响；当控制端（２５）信号为高时，快速充放电电路（２１）快速把充放电输出端（２６）的电压拉到半电源电压；所述的比较器（２２）输入端接快速充放电电路（２１）的充放电输出端（２６），比较器（２２）接有控制端（２５），比较器（２２）的两个输出端（２７）和（２８）输出给数字逻辑处理电路（２３），比较器有高低两个阈值，在控制端（２５）为低电平时，如果输入端的电压高于设定的高阈值，输出端（２８）就变成高电平，同时输出端（２７）保持为低电平；如果低于设定的低阈值，则输出端（２７）变为高电平，同时输出端（２８）保持为低电平，当控制端（２５）为高电平时，两个输出端（２７）和（２８）都被置零；所述的数字逻辑处理电路（２３）根据输入情况决定增加或减少电容阵列中打开的电容数，在每次改变电容阵列后，通过控制端（２５）输出置位信号给快速充放电电路（２１）和比较器电路（２２），使快速充放电电路关断，使比较器电路（２２）的两个输出端（２７）和（２８）均为低电平。...

【技术特征摘要】

【专利技术属性】
技术研发人员：李正平，王明照，
申请(专利权)人：广州润芯信息技术有限公司，
类型：发明
国别省市：81