高速低功耗嵌入式存储卡制造技术

本发明专利技术提供一种高速低功耗嵌入式存储卡，包括：存储器，用于存储数据；主控电路，与存储器相连接，用于控制存储卡工作；命令过滤模块，分别与主控电路和读卡器相连接，用于过滤读卡器发出的不对存储器进行操作的请求。本发明专利技术在读卡器与存储卡的主控电路之间设置命令过滤模块，将读卡器发出的不对存储器进行读/写/擦除操作的请求预先过滤掉，能够减少主控电路的工作负荷，使主控电路只处理读/写/擦除命令请求，降低存储卡功耗、软件代码编写简单、易于维护、节省数据空间、提高系统响应的速度。本发明专利技术非常适合在低功耗，低成本的嵌入式存储卡系统中采用。

【技术实现步骤摘要】

本专利技术涉及嵌入式系统
，具体来说，本专利技术涉及一种高速低功耗嵌入式存储卡。
技术介绍
随着IC产业的快速发展，嵌入式系统(Embedded System)已经成为电子信息产业中最具增长力的一个分支。伴随着手机、PDA、GPS、MP3/4、DV等移动终端的大量应用，嵌入式系统的市场正在以大约每年30%的速度递增着(IDC预测)。目前，嵌入式系统中大量应用存储卡来及时存储数据。然而，随着存储卡的大量的使用，存储卡本身的低功耗、强实时性以及成本成为影响嵌入式系统设计中的最重要一环，是许多设计人员必须面对的问题。随着各种嵌入式处理器功能越来越强，工作频率越来越高，可以用来处理大量的中断，同时可以进行大量的数据处理。但随之而来会带来功耗和固件空间的增加。另外，现有的各种存储卡规范为了增强功能，会扩展出很多请求，这些请求通常只是传递一些参数和状态，并不需要主控电路通过命令响应的方式对其进行处理。在目前的设计中，通常利用主控电路来频繁响应各种命令请求。图1为现有技术中一个嵌入式存储系统的模块结构示意图。如图所示，该存储系统100包括嵌入式存储卡101和与之相连接的读卡器104。其中该存储卡101又包括存储器102和主控电路103，存储器102用于存储数据，主控电路103分别与存储器102和读卡器104相连接，用于接收读卡器104发出的命令请求控制存储卡101的工作。具体来说，主控电路103可以要求存储器102进行读、写、擦除操作，也可以处理大量的命令中断，还可以进行CRC校验、非法命令(Illegal Command)等功能，需要处理的工作十分繁多。由此可见，现有的嵌入式存储系统其缺点至少包括1.主控电路长期处在工作状态，需要频繁工作，而主控电路是存储卡主要的耗电部件，这必然带来整个系统功耗的增加，与嵌入式系统设计中低功耗的要求互相背离；2.读卡器发出的每条请求均需要主控电路来响应，使得系统软件代码复杂，不易开发和维护，而且这也必然会带来固件空间的增加；3.读卡器发出的每条请求均需要主控电路来响应，其需要处理大量命令中断，这必然带来处理实时性的降低。
技术实现思路
本专利技术所要解决的技术问题是提供一种高速低功耗嵌入式存储卡，能够减少主控电路的工作负荷，降低功耗、简化软件代码、提高系统实时性。为了解决上述技术问题，本专利技术提供一种高速低功耗嵌入式存储卡，包括存储器，用于存储数据；主控电路，与所述存储器相连接，用于控制所述存储卡工作；命令过滤模块，分别与所述主控电路和读卡器相连接，用于过滤所述读卡器发出的不对所述存储器进行操作的请求。可选地，所述命令过滤模块包括命令接收模块，与所述读卡器相连接，用于接收所述读卡器发出的请求；命令判断模块，分别与所述命令接收模块和所述主控电路相连接，用于判断所述请求是否属于不对所述存储器进行操作的请求，将其中对所述存储器进行操作的请求传送到所述主控电路；命令库，与所述命令判断模块相连接，其内存储有需要对所述存储器进行操作的请求，作为所述命令判断模块的判断基准；以及命令返回模块，分别与所述命令判断模块和所述读卡器相连接，用于将所述不对所述存储器进行操作的请求返回给所述读卡器。可选地，所述命令过滤模块还包括命令库扩展模块，与所述命令库相连接，用于根据实际需求对所述命令库中存储的所述请求进行增加、删除或者修改。可选地，对所述存储器进行操作的请求可包括读请求、写请求和/或擦除请求。可选地，所述命令过滤模块采用与所述存储卡系统总线同步的时钟，或者采用自身的异步时钟。可选地，所述命令过滤模块与所述主控电路集成为一体，或者彼此分离。可选地，所述主控电路通过直接内存访问或者自搬移的方式对所述存储器进行操作。可选地，所述存储卡为Micro SD卡。可选地，被所述命令过滤模块过滤掉的请求按照一存储卡规范返回所述读卡器。可选地，所述存储卡规范包括SD卡联盟物理层说明书V2. 0。可选地，所述存储器为NAND快闪存储器、NOR快闪存储器、SPI快闪存储器或其组I=I O与现有技术相比，本专利技术具有以下优点本专利技术在读卡器与存储卡的主控电路之间设置命令过滤模块，将读卡器发出的不对存储器进行读/写/擦除操作的请求预先过滤掉，能够减少主控电路的工作负荷，使主控电路只处理读/写/擦除命令请求，降低存储卡功耗、软件代码编写简单、易于维护、节省数据空间、提高系统响应的速度。本专利技术非常适合在低功耗，低成本的嵌入式存储卡系统中采用。附图说明本专利技术的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中图1为现有技术中一个嵌入式存储系统的模块结构示意图；图2为本专利技术一个实施例的高速低功耗嵌入式存储系统的模块结构示意图；图3为本专利技术一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图；图4为本专利技术另一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图；图5为本专利技术一个实施例的高速低功耗嵌入式存储卡的工作流程图。 具体实施例方式下面结合具体实施例和附图对本专利技术作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本专利技术，但是本专利技术显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本专利技术的保护范围。图2为本专利技术一个实施例的高速低功耗嵌入式存储系统的模块结构示意图。如图所示，该高速低功耗嵌入式存储系统200可以包括高速低功耗嵌入式存储卡201和与之相连接的读卡器204。该嵌入式存储卡201又可以包括依次相连接的存储器202、主控电路 203和命令过滤模块(F-Module) 205。其中，存储器202用于存储数据；主控电路203与存储器202相连接，用于控制存储卡201工作；命令过滤模块205分别与主控电路203和读卡器204相连接，用于过滤读卡器204发出的不对存储器202进行操作的请求。图3为本专利技术一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图。如图所示，该命令过滤模块205可以进一步包括命令接收模块2051、 命令判断模块2052、命令库2053和命令返回模块2055。其中，命令接收模块2051与读卡器204相连接，用于接收读卡器204发出的请求；命令判断模块2052分别与命令接收模块 2051和主控电路203相连接，用于判断请求是否属于不对存储器202进行操作的请求，将其中对存储器202进行操作的请求传送到主控电路203 ；命令库2053与命令判断模块2052 相连接，其内存储有需要对存储器202进行操作的请求，作为命令判断模块2052的判断基准；以及命令返回模块2055分别与命令判断模块2052和读卡器204相连接，用于将不对存储器202进行操作的请求返回给读卡器204。另夕卜，由于命令过滤模块205的过滤规则可以按照设计经验进行扩展 (extendable)，例如可以加入进行CRC校验，非法命令(Illegal Command)等功能，则命令过滤模块205还可以包括其他模块。图4为本专利技术另一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图。如图所示，该命令过滤模块205还可以包括命令库扩展模块2本文档来自技高网...

【技术保护点】
１．一种高速低功耗嵌入式存储卡，包括：存储器，用于存储数据；主控电路，与所述存储器相连接，用于控制所述存储卡工作；命令过滤模块，分别与所述主控电路和读卡器相连接，用于过滤所述读卡器发出的不对所述存储器进行操作的请求。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴勇刚，
申请(专利权)人：中颖电子股份有限公司，
类型：发明
国别省市：31