用于纸箱打样机的嵌入式控制系统技术方案

本实用新型专利技术提供一种用于纸箱打样机的嵌入式控制系统，该控制系统包括通过数据总线与控制总线相连接的嵌入式微处理器模块和运动控制模块。微处理器模块以双核CPU芯片为核心。运动控制模块以精插补运动控制模块进行脉冲输出控制。本实用新型专利技术体积小、硬件成本低，系统运行的实时性和稳定性高，可靠性与扩展性好，系统功耗低，适应了机电产品对嵌入式控制系统的发展需要。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于纸箱制造自动控制
，尤其涉及用于控制机床完成纸箱打样的嵌入式控制系统。
技术介绍
在纸箱打样控制系统当中，运动控制器起着像人体大脑一样的作用，其性能的高低很大程度上影响到纸箱打样效果的好坏，而目前纸箱的多样化使得需要处理的图形越来越复杂，难度越来越大。因此，提升控制系统的性能同时降低其价格是关键。在运动控制器的发展过程中，出现了以单片机、专用芯片(ASIC)、DSP和FPGA为核心处理器的运动控制平台，其中当前市场上主要的运动控制器是基于“PC十运动控制卡”的运动控制器，通过将PC 机的信息处理能力和开放式的特点与运动控制卡的运动轨迹控制能力有机地结合在一起。 但是这种方式在结构和性能上都存在很大的局限性第一，运动控制卡不能脱离计算机总线，需要插入计算机主板的PCI或者ISA插槽，因此每个具体应用都必须配置一台PC机作为上位机，这无疑对设备的体积、成本和运行环境都有一定的限制，难以独立运行和小型化。第二，由于采用的是通用的工业PC机平台，硬件不可裁剪，对于很多场合，PC机上的许多功能都没有用到，而用户仍然要付出该成本。由于无法针对运动控制系统的特点来对系统软、硬件进行裁剪，因此采用通用的工业PC机不能很好地搭建嵌入式运动控制平台。
技术实现思路
针对上述纸箱制造过程中控制系统的不足，本技术提供一种用于纸箱打样机的嵌入式控制系统，该控制系统体积小、硬件成本低，系统运行的实时性和稳定性高，可靠性与扩展性好，系统功耗低，适应了机电产品对嵌入式控制系统的发展需要。本技术的用于纸箱打样机的嵌入式控制系统包括通过数据总线与控制总线相连接的嵌入式微处理器模块和运动控制模块。所述微处理器模块以ARM+DSP双核CPU芯片0MAP-L138为核心。所述OMAP-L138的DSP内核为浮点型DSP。所述0MAP-L138内部本身共享U8KB RAM。所述运动控制模块以FPGA精插补运动控制模块进行脉冲输出控制，其分别连接X 轴伺服驱动器、Y轴伺服驱动器、Z轴伺服驱动器和U轴伺服驱动器，所述各轴的驱动器分别连接各轴的运动部件，其中，X轴运动部件与Y轴运动部件一起控制平面内刀片的位置， Z轴运动部件控制刀片的切入深度，U轴运动部件控制刀片的方向；还连接有用来控制刀片的上下振动的驱动电路和直流电机。所述FPGA作为DSP的外设，利用总线通过EMIF接口与之相连接，FPGA内部同时设计两个128*16位的双口 RAM，采用PING-PONG结构进行数据接收。3本技术还包括与嵌入式微处理器模块连接的相应外围模块FLASH存储器、 SDRAM存储器、液晶显示接口、输入输出接口、以太网接口、USB接口、SATA接口和串行接口。所述FLASH存储器为NAND Flash存储器，其采用两片K9K2G08U1A，共512MB，用于存储存放系统运行程序、系统参数及运动指令程序。所述SDRAM存储器采用两片ffl~48LC16M16A2P-75，共64MB，用于存放临时数据和运行应用程序。利用本技术的控制方法，包括以下步骤1)输入待加工的纸箱图形DXF文件、HPGL文件或者G代码加工文件后，由 0MAP-L138的ARM核模块进行图形轮廓识别、轨迹规划、速度预处理或加工代码转换；2)通过0MAP-L138内部的共享RAM将数据共享给0MAP-L138的DSP核模块进行粗插补运算；3)通过总线将粗插补数据传输给编程好的FPGA进行精插补，同时输出控制给步进或伺服系统去控制执行部件的动作，从而完成特定纸箱图形的裁剪。本技术的基于0MAP-L138双核芯片和FPGA芯片的嵌入式纸箱打样控制系统， 其硬件成本较低，同时采用多任务实时操作系统Windows CE，其与桌面Windows系统非常相似，上层软件开发思路一致，因此软件开发比较容易。本技术的嵌入式纸箱打样控制系统是一种可以脱离上位机单独运行的，用于纸箱打样处理的专门控制系统。由于大量的图形信息需要直观的模拟加工显示，采用Windows CE嵌入式操作系统可以方便地利用其本身的图形用户界面去处理模拟加工，效果明显，开发效率也高。本技术体积小、硬件成本低，系统运行的实时性和稳定性高，可靠性与扩展性好，系统功耗低，适应了机电产品对嵌入式控制系统的发展需要。附图说明图1为本技术硬件结构示意图；图2为0MAP-L138主控板的功能模块图；图3为FPGA功能模块图；图4为本技术程序处理流程框图。具体实施方式以下结合附图和具体实施方式对本技术做进一步的说明。如图1所示，硬件结构包括0MAP-L138主芯片及其周围外设以及FPGA的脉冲输出控制与I/O控制。如图2所示，所述0MAP-L138主芯片周围外设包括NAND Flash存储器、SDRAM存储器、RJ45以太网接口、IXD、实时时钟、20M晶振、JTAG接口、并行接口、USB接口、I/O扩展寸。主控板以嵌入式处理器0MAP-L138为核心，其集成了 ARM9和DSP内核于一体。处理器0MAP-L138的ARM部分主要任务是实现纸箱图形数据处理、纸箱数控加工代码的转换和编译、轨迹规划、速度预处理计算、人机界面等任务，DSP部分主要负责粗插补的大量运算以及完成处理数据的传递。外部NAND Flash存储器采用两片K9K2G08U1A (256MB)，共512MB，用于存储存放系统运行程序、系统参数及运动指令程序，可模拟为U盘与PC机进行文件交换；SDRAM存储器采用两片Μ48ΙΧ16Μ16Α2Ρ-75(32ΜΒ)，共64MB，用于存放临时数据和运行应用程序。通过串口、并口、以太网接口、USB接口与上位机系统或其它控制器通信，实现两者之间数据的传送，同时也实现程序的调试连接。通过IXD接口，实现驱动5寸的液晶触摸屏模块，提供友好的人机交互界面。通过I/O扩展接口，提供了可编程的数字I/O通道。通过SATA接口，可以连接海量硬盘存储，可以用作纸箱加工图形文档的保存，以便后续的管理查找。0MAP-L138的DSP模块根据收到ARM模块对纸箱图形预处理的数据，进行速度、直线加/减速和S曲线加/减速等处理，完成2轴/3轴直线粗插补、2轴圆弧粗插补，并通过总线将其传给FPGA。通过USB、网络及串行接口与PC机通信，完成Windows CE内核的下载以及实现应用程序的调试及下载，系统软件升级方便。如图3所示，FPGA精插补运动控制模块以Xilinx公司的Spartan_3E系列500K门的)(C3S500E作为控制的核心，采用串行外设接口模式配置FPGA，配置芯片选择ATMEL公司的串行Flash芯片AT4OTB。FPGA芯片)(C3S500E采用的是SDRAM工艺，因此需要通过非易失性数据存储芯片来存储配置文件对其进行配置。通过选定软件编程实用工具XSPI，编写相应的配置文件，由USB或者串口进行文件的下载。采用数字积分插补法在FPGA芯片中实现硬件插补算法的编写。根据数字积分插补原理，设计将插补器分为缓冲器模块、时序发生器模块、积分器模块、脉冲双向计数器模块以及脉冲的输出模块。负责处理一些实时性强的 I/O信号，如急停、原点、限位等信号的检测。通过对0MAP-L138完成以上硬件的配置，接着需要本文档来自技高网...

【技术保护点】
１．用于纸箱打样机的嵌入式控制系统，包括通过数据总线与控制总线相连接的嵌入式微处理器模块和运动控制模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘建群，吴积荣，段宏，徐东，陈新度，
申请(专利权)人：广东工业大学，
类型：实用新型
国别省市：81