一种时钟切换装置制造方法及图纸

本实用新型专利技术公开了一种时钟切换装置，包括四组D触发器、第一时钟门控处理模块、第二时钟门控处理模块和组合处理模块；通过四组D触发器对时钟选择信号进行处理，以生成第一时钟选择信号和第二时钟选择信号；第一时钟门控处理模块，接收所述第一时钟选择信号，并作为门控使能信号，对同时输入的clk1进行门控处理；第二时钟门控处理模块，接收所述第二时钟选择信号，并作为门控使能信号，对同时输入的clk2进行门控处理；组合处理模块，将门控处理后生成的信号进行组合输出。采用本实用新型专利技术的时钟切换装置无论时钟选择信号在任何时刻发生变化，都不会引起输出时钟出现毛刺，由此可以实现任何频率时钟之间的平滑切换。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于时钟信号处理
，具体地说，是涉及一种时钟信号的切换直O
技术介绍
在数字视频处理芯片中，根据应用场合的需要，经常要实现输入时钟的切换。比 如某个视频处理芯片有两个输入时钟clkl、clk2,当输入到视频处理芯片的视频流在低 分辨率时，要求芯片的工作时钟是clkl ；当输入到视频处理芯片的视频流工作在高分辨率 时，则要求芯片的工作时钟为clk2。两个输入时钟clkl、clk2的切换时间对这个视频处理芯片来说是完全未知的，如 果不做专门处理，而直接采用一个选择器选择其中一路时钟信号输出，可能会使此视频处 理芯片的电路发生未知的问题，从而导致电路的崩溃或者逻辑上的混乱。举例说明一般的 时钟切换电路不会考虑毛刺和亚稳态问题，它只是通过一个简单的二选一切换芯片来对两 路时钟信号clkl、clk2进行切换，其逻辑电路参见图1所示。对应的逻辑公式为clk_out = (clk_sel or clk_l)and( clk_sel or clk_2) (1)其中，clk_ sel为时钟选择信号； clk_sel为clk_sel的反向信号。由公式(1)可见，在时钟选择信 号clk_sel为O时， clk_sel为1。根据逻辑或门的特性，或门Orl的输出为clk_l，或门 0r2的输出为1，即Orl对clk_l是“畅通的”;0r2对clk_2是“阻塞的”。由此一来，通过与 门And输出的时钟信号clk_out即为clk_l。在实际的工程应用中，如果clk_sel在电路运行中动态变化，上述电路如果不做 特殊处理，在切换输出的时钟信号clk_out上就会产生毛刺或者出现不确定状态，如图2所 示的时钟波形。其中，箭头所指的脉冲即为切换过程中所产生的毛刺。若将该时钟信号直 接输入到视频处理芯片中，则会对系统运行的稳定性造成不利影响。为了实现系统的稳定运行，就需要采取一定的措施来实现时钟信号的平滑切换， 从而使得切换后输出的时钟信号没有毛刺，没有亚稳态问题。为此，业界提出了一些解决该 类问题的方法，比如公告号为CN2872451Y、CN100587652C、CN101299159B的专利申请。虽 然在解决毛刺和亚稳态问题上都起到了一定的作用，但是各有其自身的缺陷。比如中国实 用新型CN2872451Y公开了一种新型时钟动态切换电路，虽然在一定程度上解决了亚稳态 问题，但是当快慢时钟频率相差较大时，难以避免门控输出叠加产生毛刺现象。专利技术专利 CN100587652C公开了一种时钟切换方法以及时钟切换装置，步骤多、操作复杂，而且必须事 先知道要切换的两路时钟信号中，哪路时钟比较快，哪路时钟比较慢，快慢时钟信号必须输 入到特定的端口上，才能实现时钟信号的平滑切换，因此实际应用情况并不理想。中国专利技术 专利CN101299159B公开了一种时钟切换电路，采用两个D触发器以及复位产生电路、或门 和与非门等来解决亚稳态和输出毛刺问题。经过逻辑仿真我们发现当时钟选择信号clk_ sel在clkl或者clk2上升沿附近变化时，该专利技术对亚稳态的处理不够完善，容易导致 逻辑的混乱。基于此，如何设计一种能够实现任意频率时钟之间的平滑切换，以彻底规避亚稳 态和毛刺问题，是本技术所要解决的一项主要问题。
技术实现思路
本技术的目的在于提供一种时钟切换装置，在对两路时钟信号进行切换时， 避免毛刺和亚稳态问题的出现。为解决上述问题，本技术采用以下技术方案予以实现一种时钟切换装置，用于根据时钟选择信号进行第一时钟信号Clkl和第二时钟 信号clk2的切换，包括四组D触发器、第一时钟门控处理模块、第二时钟门控处理模块和组 合处理模块；其中，第一组D触发器的数据端接收所述的时钟选择信号，时钟端接收clkl，输出端输 出第一时钟选择信号；第二组D触发器的数据端接收所述的第一时钟选择信号，时钟端接收clk2，输出 端连接第三组D触发器的反相复位端；第三组D触发器的数据端接收所述的时钟选择信号，时钟端接收clk2，输出端通 过反相器输出第二时钟选择信号；第四组D触发器的数据端接收所述的第二时钟选择信号，时钟端接收clkl，输出 端连接第一组D触发器的反相置位端；第一时钟门控处理模块，接收所述第一时钟选择信号，并作为门控使能信号，对同 时输入的clkl进行门控处理；第二时钟门控处理模块，接收所述第二时钟选择信号，并作为门控使能信号，对同 时输入的clk2进行门控处理；组合处理模块，将门控处理后生成的信号进行组合输出。采用上述的四组D触发器对时钟选择信号进行处理，以生成用于控制clkl、clk2 选通输出的门控使能信号，即第一时钟选择信号和第二时钟选择信号，进而可以达到去除 毛刺和亚稳态的设计目的。具体来讲，当所述时钟选择信号从选通clkl的状态跳变到选通 clk2的状态时，利用所述第一组D触发器，可以使第一时钟选择信号在保持选通clkl的状 态至少经历一个clkl脉冲时进行跳变；利用第二、第三组D触发器，可以使第二时钟选择 信号在所述第一时钟选择信号跳变后，保持当前阻断clk2的状态至少经历两个clk2脉冲 时进行跳变；反之亦然，即当所述时钟选择信号从选通clk2的状态跳变到选通clkl的状态 时，利用所述第三组D触发器，可以使第二时钟选择信号在保持选通clk2的状态至少经历 一个clk2脉冲时进行跳变；利用第一、第四组D触发器，可以使第一时钟选择信号在所述第 二时钟选择信号跳变后，保持当前阻断clkl的状态至少经历两个clkl脉冲时进行跳变。进一步的，所述第一时钟门控处理模块为或门，接收所述的第一时钟选择信号和 clkl，进行“或”运算后输出；所述第二时钟门控处理模块也为或门，接收所述的第二时钟选 择信号和clk2，进行“或”运算后输出。又进一步的，所述组合处理模块为与门，对通过两路所述的或门输出的信号进行 “与”运算后输出。优选的，所述反相器优选采用逻辑非门实现，当然，也可以采用由三极管等开关元件组建的反相电路实现。再进一步的，系统输出的复位信号可以仅传输至所述第一组D触发器的反相复位 端，也可以同时传输至所述第一、第二、第四组D触发器的反相复位端。更进一步的，所述的每一组D触发器可以均由一个D触发器构建或者均由多个D 触发器串联构建。本技术优选采用两个D触发器串联的方式来组成每一组D触发器， 其中，第二组D触发器的输出端连接第三组D触发器中后一级D触发器的反相复位端；第四 组D触发器的输出端连接第一组D触发器中后一级D触发器的反相置位端。与现有技术相比，本技术的优点和积极效果是本技术的时钟切换装置 相比现有解决方案在去除亚稳态方面的特性更优，而且无论时钟选择信号在任何时刻发生 变化，都不会引起输出时钟出现窄脉冲，即毛刺现象。此外，本技术对输入时钟频率没 有要求，可以实现任何频率时钟之间的平滑切换，确保系统运行的稳定性。结合附图阅读本技术实施方式的详细描述后，本技术的其他特点和优点 将变得更加清楚。附图说明图1是传统时钟切换电路的逻辑电路原理图；图2是图1所示逻辑电路的输入输出信号波形图；图3是时钟切换方法的一种实施例的流程框图；图4是采用图3所示方法处理输出的时钟信号的一种实施例的波形图；图5是采本文档来自技高网...

【技术保护点】
１．一种时钟切换装置，用于根据时钟选择信号进行第一时钟信号ｃｌｋ１和第二时钟信号ｃｌｋ２的切换，其特征在于：包括四组Ｄ触发器、第一时钟门控处理模块、第二时钟门控处理模块和组合处理模块；其中，第一组Ｄ触发器的数据端接收所述的时钟选择信号，时钟端接收ｃｌｋ１，输出端输出第一时钟选择信号；第二组Ｄ触发器的数据端接收所述的第一时钟选择信号，时钟端接收ｃｌｋ２，输出端连接第三组Ｄ触发器的反相复位端；第三组Ｄ触发器的数据端接收所述的时钟选择信号，时钟端接收ｃｌｋ２，输出端通过反相器输出第二时钟选择信号；第四组Ｄ触发器的数据端接收所述的第二时钟选择信号，时钟端接收ｃｌｋ１，输出端连接第一组Ｄ触发器的反相置位端；第一时钟门控处理模块，接收所述第一时钟选择信号，并作为门控使能信号，对同时输入的ｃｌｋ１进行门控处理；第二时钟门控处理模块，接收所述第二时钟选择信号，并作为门控使能信号，对同时输入的ｃｌｋ２进行门控处理；组合处理模块，将门控处理后生成的信号进行组合输出。

【技术特征摘要】
1.一种时钟切换装置，用于根据时钟选择信号进行第一时钟信号Clkl和第二时钟信 号clk2的切换，其特征在于包括四组D触发器、第一时钟门控处理模块、第二时钟门控处 理模块和组合处理模块；其中，第一组D触发器的数据端接收所述的时钟选择信号，时钟端接收clkl，输出端输出第 一时钟选择信号；第二组D触发器的数据端接收所述的第一时钟选择信号，时钟端接收clk2，输出端连 接第三组D触发器的反相复位端；第三组D触发器的数据端接收所述的时钟选择信号，时钟端接收clk2，输出端通过反 相器输出第二时钟选择信号；第四组D触发器的数据端接收所述的第二时钟选择信号，时钟端接收clkl，输出端连 接第一组D触发器的反相置位端；第一时钟门控处理模块，接收所述第一时钟选择信号，并作为门控使能信号，对同时输 入的clkl进行门控处理；第二时钟门控处理模块，接收所述第二时钟选择信号，并作为门控使能信号，对同时输 入的clk2进行门控处理；组合处理模块，将门控处理后生成的信号进行组合输出。2.根据权利要求1所述的时钟切换装置，其特征在于所述第一时钟门控处理模块为 或门，接收所述的第一时钟选择信号和clkl，进行“或...

【专利技术属性】
技术研发人员：聂中平，
申请(专利权)人：青岛海信信芯科技有限公司，
类型：实用新型
国别省市：95