基于硬件加密的USB存储设备制造技术

基于硬件加密的USB存储设备，属于计算机技术领域，主要解决现有USB存储设备加密性能低的问题，包括USB接口模块、USB开关、CPU模块、存储控制模块和Flash存储器，采用CPU模块控制USB开关来切换USB接口模块与CPU模块、存储控制模块的数据传输，实现了通过用户身份验证对该USB存储设备硬件的连接控制和读写操作权限的控制。本实用新型专利技术在传统USB存储设备的基础上增加了USB开关和CPU模块，采用了Z8HM2存储主控芯片，不仅能对使用者的身份进行验证以及保存使用者的登录信息，而且可以使用硬件对写入存储设备的文件进行加密，防止通过低级磁盘访问的方式从存储器中获取正确的文件。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种存储设备，特别是一种基于硬件加密的USB存储设备。
技术介绍
目前，基于USB接口的存储设备不仅能够为用户提供较大的存储空间而且具有速 度快、即插即用的特点，获得广大用户的青睐，已经成为用户交换、存储数据的常用设备。但 是，现有USB存储设备的硬件电路主要由存储控制器和存储器两部分组成，通过计算机可 以直接对存储设备进行文件的读/写操作，却没有对存储设备使用者的身份进行验证，也 没有对存储的文件进行比较有效地加密处理，如果存储设备丢失或被盗，其中的保密文件 就会泄露。同样，现有对存储的文件进行加密处理技术也只是使用软件在存储器中划分出多 个存储区域(如普通区，加密区等)，应用软件技术将加密区隐藏，使用者通过密码验证后 加密区变为可见，通过这种方式达到保护保密文件的目的。然而这种技术存在很多漏洞，比 如，未经身份验证的使用者通过低级磁盘访问(对存储器扇区读/写)的方法，就可以获取 被隐藏的加密区中所有文件。
技术实现思路
为了克服上述现有技术存在的缺陷，本技术的目的在于提供一种基于硬件加 密的USB存储设备，不仅对使用者的身份验证，而且使用硬件对写入存储设备的文件进行 加密。为解决上述问题，本技术采用以下技术方案该USB存储设备，包括USB接口 模块、存储控制模块和Flash存储器，其特征是，还包括USB开关、CPU模块；所述USB接口 模块包括数据接口和分别与USB开关、CPU模块及存储控制模块电气相连的电源接口 ；所述 CPU模块包括微处理器单元及其外围芯片模块、CPU模块的USB接口、IO接口和CPU模块的 I2C总线接口，所述微处理器单元及其外围芯片模块分别与CPU模块的USB接口、IO接口和 CPU模块的1 总线接口相连；所述存储控制模块包括存储主控芯片及外围电路模块、存储 控制模块的USB接口、存储控制模块的1 总线接口和Flash接口，所述存储主控芯片及外 围电路模块分别与存储控制模块的USB接口、存储控制模块的1 总线接口和Flash接口 相连；其中，所述USB开关的DIN输入端与USB接口模块的数据接口相连，DOUTl输出端 与存储控制模块的USB接口相连，D0UT2输出端与CPU模块的USB接口相连，CONTROL控制 端与CPU模块的IO接口相连；所述CPU模块的1 总线接口与存储控制模块的1 总线接 口相连；所述存储控制模块的Flash接口与Flash存储器相连。进一步地，所述存储主控芯片及外围电路模块采用Z8HM2存储主控芯片，该芯片通过国家密 码管理局测试并且被命名为SSX0905-A算法芯片，它通过接口与Flash存储器相连，对写入存储器的文件进行加密处理，可防止通过低级磁盘访问的方式直接从Flash存储器读取文件。。所述Flash存储器为NAND Flash存储器，其内部采用非线性宏单元模式，具有容 量较大，改写速度快等优点，适用于大量数据的存储。工作时，CUP模块的IO接口与USB开关的CONTROL控制端相连，CUP模块的微处理 器单元通过IO接口输出高低电平，用于控制USB开关；USB开关用以切换USB接口模块与 CPU模块、存储控制模块的连通状态，当CONTROL控制端的OE引脚为高电平时，DIN输入端 与DOUTl输出端、D0UT2输出端均不连通；当OE引脚为低电平时，若CONTROL控制端的S引 脚为低电平，则DIN输入端与D0UT1输出端连通，即USB接口模块与存储控制模块连通，若 S引脚为高电平，则DIN输入端与D0UT2输出端连通，即USB接口模块与CUP模块连通。本技术的有益效果是在传统USB存储设备的基础上增加了 USB开关和CPU 模块，采用了 Z8HM2存储主控芯片，不仅能对使用者的身份进行验证以及保存使用者的登 录信息，而且可以使用硬件对写入存储设备的文件进行加密，防止通过低级磁盘访问的方 式从存储器中获取正确的文件。本技术具有容量较大，读写速度快，安全保密性高等特 点，大大提高了文件存储的安全性，可有效防止因存储设备丢失或被盗造成的保密文件的 泄密。以下结合附图和具体实施方式对本技术作进一步说明附图说明图1是本技术的原理结构示意图；图2是图1所示的USB开关的原理结构示意图；图3是图1所示的CPU模块的原理结构示意图；图4是图1所示的存储控制模块的原理结构示意图；图中1USB接口模块、2USB开关、3CPU模块、4存储控制模块、5Flash存储器、 201DIN输入端、202D0UT1输出端、203D0UT2输出端、204C0NTR0L控制端、301微处理器单元 及其外围芯片模块、302CPU模块的USB接口、30310接口、304CPU模块的I2C总线接口、401 存储主控芯片及外围电路模块、402存储控制模块的USB接口、403存储控制模块的1 总 线接口、404Flash 接口。具体实施方式为了便于说明，附图仅示出本技术实施例相关的部分。如图1所示，该USB存 储设备，包括USB接口模块1、USB开关2、CPU模块、存储控制模块4和Flash存储器5。USB 开关的DIN输入端由D+和D-两个引脚组成，D0UT1输出端由ID+和ID-两个引脚组成， D0UT2输出端由2D+和2D-两个引脚组成，CONTROL控制端由S和OE两个引脚组成，如图2 所示。CPU模块3包括微处理器单元及其外围芯片模块301、CPU模块的USB接口 302、10 接口 303和CPU模块的1 总线接口 304，微处理器单元及其外围芯片模块301分别与CPU 模块的USB接口 302、10接口 303和CPU模块的I2C总线接口 304相连，如图3所示。存储 控制模块4包括存储主控芯片及外围电路模块401、存储控制模块的USB接口 402、存储控 制模块的1 总线接口 403和Flash接口 404，存储主控芯片及外围电路模块401分别与存储控制模块的USB接口 402、存储控制模块的1 总线接口 403和Flash接口 404相连，如 图4所示。其中，USB开关2的DIN输入端201与USB接口模块1的数据接口相连，DOUTl 输出端202与存储控制模块的USB接口 402相连，D0UT2输出端203与CPU模块的USB接 口 302相连，CONTROL控制端204与CPU模块的IO接口 303相连；CPU模块的I2C总线接口 304与存储控制模块的1 总线接口 403相连；存储控制模块4的Flash接口 404与Flash 存储器5相连。具体的工作原理是在CUP模块3中预先设置普通密码和超级密码，超级密码在加 密USB设备出厂时就已设定，每个加密USB设备对应一个超级密码，普通密码可以由用户初 次使用时任意设置并可以再后续使用过程中更改；加密USB设备通过USB接口模块1连接 到计算机的USB接口后，其电源接口从计算机获取直流5伏的工作电源，USB开关、CPU模块 和存储控制模块均上电，存储设备开始工作。CPU模块3上电后，其IO接口 303默认状态下输出高电平，即USB开关的CONTROL 控制端204的OE引脚为高电平，这时DIN输入端201的D+引脚与DOUTl输出端202的ID+ 引脚、本文档来自技高网...

【技术保护点】
１．基于硬件加密的ＵＳＢ存储设备，包括ＵＳＢ接口模块（１）、存储控制模块（４）和Ｆｌａｓｈ存储器（５），其特征是，还包括ＵＳＢ开关（２）、ＣＰＵ模块（３）；所述ＵＳＢ接口模块（１）包括数据接口和分别与ＵＳＢ开关、ＣＰＵ模块及存储控制模块电气相连的电源接口；所述ＣＰＵ模块（３）包括微处理器单元及其外围芯片模块（３０１）、ＣＰＵ模块的ＵＳＢ接口（３０２）、ＩＯ接口（３０３）和ＣＰＵ模块的Ｉ２Ｃ总线接口（３０４），所述微处理器单元及其外围芯片模块（３０１）分别与ＣＰＵ模块的ＵＳＢ接口（３０２）、ＩＯ接口（３０３）和ＣＰＵ模块的Ｉ２Ｃ总线接口（３０４）相连；所述存储控制模块（４）包括存储主控芯片及外围电路模块（４０１）、存储控制模块的ＵＳＢ接口（４０２）、存储控制模块的Ｉ２Ｃ总线接口（４０３）和Ｆｌａｓｈ接口（４０４），所述存储主控芯片及外围电路模块（４０１）分别与存储控制模块的ＵＳＢ接口（４０２）、存储控制模块的Ｉ２Ｃ总线接口（４０３）和Ｆｌａｓｈ接口（４０４）相连；其中，所述ＵＳＢ开关（２）的ＤＩＮ输入端（２０１）与ＵＳＢ接口模块（１）的数据接口相连，ＤＯＵＴ１输出端（２０２）与存储控制模块的ＵＳＢ接口（４０２）相连，ＤＯＵＴ２输出端（２０３）与ＣＰＵ模块的ＵＳＢ接口（３０２）相连，ＣＯＮＴＲＯＬ控制端（２０４）与ＣＰＵ模块的ＩＯ接口（３０３）相连；所述ＣＰＵ模块的Ｉ２Ｃ总线接口（３０４）与存储控制模块的Ｉ２Ｃ总线接口（４０３）相连；所述存储控制模块（４）的Ｆｌａｓｈ接口（４０４）与Ｆｌａｓｈ存储器（５）相连。...

【技术特征摘要】
1.基于硬件加密的USB存储设备，包括USB接口模块(1)、存储控制模块(4)和Flash 存储器(5)，其特征是，还包括USB开关Q)、CPU模块(3)；所述USB接口模块(1)包括数据 接口和分别与USB开关、CPU模块及存储控制模块电气相连的电源接口 ；所述CPU模块(3) 包括微处理器单元及其外围芯片模块(301)、CPU模块的USB接口(302)、IO接口(303)和 CPU模块的1 总线接口(304)，所述微处理器单元及其外围芯片模块(301)分别与CPU模 块的USB接口(302)、IO接口(30 和CPU模块的1 总线接口(304)相连；所述存储控 制模块(4)包括存储主控芯片及外围电路模块G01)、存储控制模块的USB接口 002)、存 储控制模块的1 总线接口(40 和Flash接口 004)，所述存储主控芯片及外围电路模块 (401)分别与存储控制模块的USB...

【专利技术属性】
技术研发人员：李岩，赵世柏，程艳磊，张恩忠，
申请(专利权)人：国核信息科技有限公司，
类型：实用新型
国别省市：88