LSI、铁道用失效保护LSI、电子装置、铁道用电子装置制造方法及图纸

本发明专利技术提供一种LSI、铁道用失效保护LSI、电子装置、铁道用电子装置。现有技术的失效保护LSI，尽管言及了芯片内的处理器和比较电路的配置，但是，没有言及封装的信号管脚配置。也没有考虑对多种周边电路和高速外部存储器的对应。本发明专利技术的技术方案是：将来自2个处理器的输出进行对照，将被单线化的内部接口连接到共同系统内部总线，在该共同系统内部总线上连接多个外部接口电路。将与2个系统相关的信号管脚配置在封装的对角，并且在其间配置与共同系统相关的信号管脚。

【技术实现步骤摘要】

本专利技术涉及内置了微处理器的半导体芯片，特别地涉及铁道中的信号系统那样需 要高安全性的控制系统中所使用的半导体芯片。
技术介绍
在铁道中的信号系统那样需要高安全性的控制系统中，根据“失效保护(7 - — 一7，fail safe)”的思想来设计设备，使得即使在系统内的设备发生了异常时，也不会使系统陷入危险的状态，而能够在安全的状态下停止。尽管在失效保护的实现中可靠地 检测设备的异常是必需的，但是，在使用了微处理器的控制系统中，通过对处理器进行多路 复用(多重化)而相互监视来检测处理器部的异常。近年来，随着半导体的高集成化，在一个LSI芯片内内置了两个处理器，从而使得 能够进行动作比较。专利文献1等记载了该比较方式。非专利文献1记载了实际上作成1 芯片失效保护LSI的例子。专利文献1 日本特开平6-161798号公报非专禾Ij 文献 1 :K. Shimamura 等A Single-Chip Fail-Safe Microprocessor with Memory Data Comparison Feature，，，IEEE 12th Pacific Rim International Symposium on Dependable Computing(PRDC' 06) (2006 ^ 12 ^ 18-20 H )。最近，半导体的高集成化更加进步，迄今，已经能够将被外带于芯片的周边电路内 置于芯片内。为了有效地利用高速动作的处理器的性能，需要在高速下外带大容量的存储ο为了使多种周边电路和高速外部存储器等能够连接在芯片上，需要增加芯片和内 置了芯片的封装的信号管脚数。由于周边电路的动作频率也高速化，就需要考虑信号管脚 配置时配线延迟和电气特性的差异。另一方面，在现有技术中，从确保可靠性的观点，言及了芯片内的处理器和比较电 路的配置，但是，对于封装的信号管脚配置和装置基板的部件配置，没有言及。而且，芯片的 外部所连接的周边电路也仅仅存在一种通用的总线，没有考虑对多种周边电路和高速外部 存储器的对应。一般地，内置了处理器的LSI，为了在用途上保持通用性，在一个外部信号管脚上 保持多个功能，根据需要来切换功能，具有设定了所谓管脚多路复用的信号管脚的情况也 很多。由此，尽管能够有效地使用数量被限定的信号管脚，但是对于在现有技术中失效保护 LSI中的管脚多路复用，却没有考虑。
技术实现思路
本专利技术的目的是包括LSI芯片的周边电路而使安全性和高性能化并存。为了包括周边电路而使安全性和高性能化并存，将与包括处理器的2个系统相关 的信号管脚配置在封装的对角即相互最离开的位置，并且在与2个系统相关的信号管脚之间配置与共同系统相关的信号管脚。在共同系统的周边电路具有2个的情况下，在与具有 2个位置的2个系统相关的信号之间的区域上配置与每1个的周边电路相关的信号管脚。专利技术效果由于通过在与2个系统相关的信号管脚之间配置与共同系统相关的信号管脚，能 够使与2个系统相关的信号管脚的距离成为最大，因此能够使由电磁噪声等单一主要原因 引起2个系统同时错误动作的可能性变得更小。附图说明图1是本专利技术的概要图。图2是失效保护LSI的物理结构图。图3是失效保护LSI的内部构成图。图4是共同系统内部总线所连接的配线的概要图。图5是共同系统内部总线的内部构成图。图6是用于说明内部总线的动作的时序图。图7是比较装置的内部构成图。图8是交变信号发生器的动作图。图9是总线比较器的内部构成图。图10是两路复用控制电路的内部构成图。图11是通用输入输出电路的内部构成图。图12是用于说明LSI芯片内的逻辑电路布置和输入输出焊盘(‘、y Y )配置的 示意图。图13是用于说明LSI的外部管脚配置的示意图。图14是电子电路基板上的部件配置图。图15是第二实施例的失效保护LSI的内部构成图。图16是第二实施例的通用输入输出电路和管脚功能选择器的内部构成图。图17是用于说明第二实施例的LSI芯片内的逻辑电路布置和输入输出焊盘配置 的示意图。图18是用于说明第二实施例的LSI的外部管脚配置的示意图。图19是具有不同的物理结构的失效保护LSI的概要图。图20是用于说明具有不同的外部管脚结构的失效保护LSI的外部管脚配置的示 意图。附图符号说明10失效保护LSI11A，11B 处理器12A，12B系统内内部总线13A，13B高速存储器接口电路14A，14B外部总线接口电路15A，15B通用输入输出电路20比较装置21共同系统内部总线22系统总线接口电路23网络接口电路25A，25B管脚功能选择器30电子电路基板100失效保护LSI芯片200正常异常判别信号201交变信号发生器202总线比较器203两路复用控制电路204比较不一致信号具体实施例方式根据图1到图14说明本专利技术的第一实施例。图1是说明本专利技术的概要的示意图。 在一个LSI 10内2系统搭载了包括处理器和外部接口(以下为I/F)电路的相同构成的处 理装置。在本实施例中，将2个系统称为A系统和B系统。各自的处理装置具有一个以上 的处理器和一个以上的外部I/F电路，它们都被连接到各个系统等内的内部总线。由于各 个系统等内的处理器的处理结果出现在内部总线上，因此如果通过A系统内部总线和B系 统内部总线所连接的比较装置对两者的总线的信号进行比较，则可知道2个系统的处理装 置进行了相同的动作。通过正常异常判别信号200将表示在两者进行了相同动作的情况下 为正常、在两者进行了不同动作的情况下为异常的信号输出到失效保护LSI芯片100的外 部。在正常的情况下，即在2个系统的内部总线输出了相同信号的情况下，比较装置通过选 择其一个而输出到共同系统内部总线。对于从共同系统内部总线到处理装置的输出，比较 装置输出到2个系统的内部总线的两者上。通过这样的总线单线化，2个系统的动作定时 (timing)不会错开，从而使相同处理继续。共同系统外部接口电路被多个连接到共同系统 内部总线上。能够将各自的外部装置连接到2个系统的相同构成的外部I/F和共同系统外 部I/F上。这样，通过对照来自2个处理器的输出，不用如现有技术那样将被单线化的内部 接口直接输出到芯片的外部，通过使得一旦与共同系统内部总线连接就能够将多个外部接 口电路连接到该共同系统内部总线，从而能够连接多种周边电路，能够获得LSI的性能提 尚ο换言之，由于通过设置共同系统内部总线使得能够内置多个外部接口，因此使得 能够将多个外部装置直接连接到芯片上。图2是表示本实施例的失效保护LSI的物理结构的概要的示意图。图2(a)是表示 失效保护LSI 10的截面的示意图，LSI芯片100的外部I/F信号和电源通过焊线(# >〒 P ” “ )103连接到封装基板101，经由在封装基板100的下部所安装的焊锡球104 与外部连接。LSI芯片100的上部由密封材料102保护。图2(b)是从失效保护LSI 10中 去掉密封材料102后的状态的俯视图，其表示LSI芯片100通过将电路面朝向上部而配置 在封装基板101上，并且通过焊线103连接在封装基板101上。图2 (c)是表示LSI芯片 100的电路面的示意图，其表示LSI芯片100由形成了 2系统的处理装置和比较装置等逻辑电路的本文档来自技高网...

【技术保护点】
１．一种ＬＳＩ，其特征在于，具有：第一系统的处理装置，包括处理器和外部接口电路；第二系统的处理装置，包括与所述第一系统的处理装置相同的处理器和外部接口电路；共同系统的比较装置，比较所述２个系统的处理装置的处理结果，所述共同系统不属于所述２个系统；和不属于所述２个系统的共同系统的外部接口电路，所述比较装置具有总线比较器，该总线比较器输出在所述２个系统的处理装置进行相同的动作时表示正常、在所述２个系统的处理装置进行不同的动作时表示异常的判别信号，在所述２个系统的外部接口电路的输入输出信号管脚之间配置所述共同系统的外部接口电路的输入输出信号管脚，使得所述２个系统的外部接口电路的输入输出信号管脚不相邻。

【技术特征摘要】
2009.12.28 JP 2009-2966591.一种LSI，其特征在于，具有第一系统的处理装置，包括处理器和外部接口电路；第二系统的处理装置，包括与所述第一系统的处理装置相同的处理器和外部接口电路；共同系统的比较装置，比较所述2个系统的处理装置的处理结果，所述共同系统不属 于所述2个系统；和不属于所述2个系统的共同系统的外部接口电路，所述比较装置具有总线比较器，该总线比较器输出在所述2个系统的处理装置进行 相同的动作时表示正常、在所述2个系统的处理装置进行不同的动作时表示异常的判别信 号，在所述2个系统的外部接口电路的输入输出信号管脚之间配置所述共同系统的外部 接口电路的输入输出信号管脚，使得所述2个系统的外部接口电路的输入输出信号管脚不 相邻。2.根据权利要求1所述的LSI，其特征在于，所述第一系统的外部接口电路的输入输出信号管脚和对应的所述第二系统的外部接 口电路的输入输出信号管脚，分别被配置在相对于LSI封装的中心点大致对角的位置。3.根据权利要求2所述的LSI，其特征在于，所述共同系统具有2个以上外部接口电路，所述共同系统的2个以上的外部接口电路 的输入输出信号管脚，分别被配置在相对于LSI封装上的中心点大致对角的位置。4.一种电子装置，具有搭载了权利要求3所述的LSI的电子电路基板，该电子装置的特 征在于，在所述共同系统的2个以上的外部接口电路所连接的2个以上的所述共同系统的外部 装置的中间，配置有所述LSI。5.根据权利要求1所述的LSI，其特征在于，所述比较装置具有两路复用控制电路，该两路复用控制电路在从所述2个系统的处理 装置分别输出的信号一致的情况下，输出一致的来自所述处理装置的信号，在不一致的情 况下，不输出来自所述处理装置的信号，具有共同系统内部总线控制电路，该共同系统内部总线控制电路在从所述2个系统的 处理装置分别输出的信号一致的情况下，从所述两路复用控制电路接收一致的来自所述处 理装置的信号，将该信号输出到所述共同系统的多个外部接口电路。6.根据权利要求5所述的LSI，其特征在于，所述两路复用控制电路包括传输机构，该传输机构将来自所述共同系统内部总线控制 电路的信号输出到所述2个系统的处理装置。7.根据权利要求1所述的LSI，其特征在于，具有第一管脚功能选择电路，选择所述第一系统的外部接口电路的输入输出信号的一部分 和所述共同系统的外部接口电路的输入输出信号的一部分，由相同的输入输出信号管脚来 共用；和第二管脚功能选择电路，其选择所述第二系统的外部接口电路的输入输出信号的一部 分和所述共同系统的外部接口电路的输入输出信号的一部分，由相同的输入输出信号管脚来共用。8.根据权利要求1所述的LSI，其特征在于，在所述第一系统的外部接口电路的输入输出信号管脚和所述共同系统的外部接口电 路的输入输出信号管脚之间，配置了将所述第一系统的外部接口电路的输入输出信号的一 部分和所述共同系统的外部接口电路的输入输出信号的一部分共用的输入输出信号管脚， 在所述第二系统的外部接口电路的输入输出信号管脚和所述共同系统的外部接口电 路的输入输出信号管脚之间，配置了将所述第二系统的外部接口电路的输入输出信号的一 部分和所述共同系统的外部接口电路的输入输出信号的一部分共用的输入输出信号管脚。9.根据权利要求1所述的LSI，其特征在于，LSI芯片上所搭载的所述2个系统的外部接口电路的输入输出焊盘，分别被配置在相 对于封装内的LSI芯片的中心点大致对角的位置，LSI芯片上所搭载的所述共同系统的外部接口电路的输入输出焊盘，被配置在所述2 个系统的外部接口电路的输入输出焊盘之间，使得所述2个系统的外部接口电路的输入输 出焊盘相互隔开而配置，在LSI芯片内的逻辑电路安装区域中，在安装了所述第一系统的处理器和外部接口电 路的区域与安装了所述第二系统的处理器和外部接口电路的区域之间，配置安装了所述比 较装置和所述共同系统的接口电路的区域，使得所述第一系统的区域和所述第二系统的区 域不相邻。10.根据权利要求1所述的LSI，其特征在于， 具备与所述第...

【专利技术属性】
技术研发人员：中三川哲明，岛村光太郎，作山秀夫，竹原刚，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP