带有预放大器的互补输入的循环折叠运算跨导放大器，属于运算放大器技术领域。其特征在于：具有由N型晶体管(N1、N2、N3、N4)构成的预放大器，通过P型晶体管(P1、P2、P3、P4)和N型晶体管(N16、N17、N18、N19)互补输入，以及采用循环折叠增益自举跨导运算放大器结构来提高跨导运算放大器的单位增益带宽。本电路具有高单位增益带宽和低功耗的特点，符合集成电路目前研究和发展的方向。
【技术实现步骤摘要】
本专利技术属于微电子学与固体电子学领域的超大规模集成电路设计，涉及一种新型 增益自举放大器电路，可以用于模数转换电路，滤波器等模拟信号处理电路的设计。
技术介绍
本专利技术涉及诸如高速模数转换器等高性能开关电容电路中高速增益自举运算放 大器的设计。运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤 波器等模拟信号处理电路中。通常决定了高性能开关电容电路能够达到的精度、速度和功 耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算跨导放大器(OTA)功 耗优于多级的运算放大器，并且带有增益自举结构的单级运算放大器可以提供非常高的增 益。因此，传统的折叠式增益自举OTA放大器获得了广泛的应用。但是，传统的折叠式增益 自举OTA放大器具有速度慢、功耗大等缺点。一方面，集成电路的工作速度日益提高；另一 方面，目前消费电子领域，以电池为电力的移动便携设备要求电路的功耗尽可能低，从而延 长移动便携设备的使用时间。针对上述情况，本专利技术提出了一种具有互补输入的循环折叠增益自举0ΤΑ。
技术实现思路
为了克服现有折叠式增益自举OTA速度慢、功耗大的不足，本专利技术设计了新型带 有预放大器的互补循环折叠增益自0ΤΑ。本专利技术目的在于提高增益自举OTA的单位增益带 宽GBW，以提高运算放大器的工作速度，并降低增益自举OTA的功耗。使用本专利技术，可以提高 诸如高性能模数转换器的高性能开关电容的速度，或者降低功耗。本专利技术的特征在于，含有预放大器电路，P型互补输入支路，和所述P型互补输入支路相连的P型偏 置电压晶体管部分、偏置尾电流晶体管对部分、共源共栅晶体管部分以及和所述共源共栅 晶体管部分相连的辅助放大器，N型互补输入支路，和所述N型互补输入支路相连的N型偏 置电压晶体管部分、偏置尾电流晶体管部分、共源共栅晶体管部分以及和所述共源共栅晶 体管部分相连的辅助放大器，其中预放大器电路，含有第一 NMOS晶体管Ni、第二 NMOS管N2、第三NMOS管N3、第四 NMOS管N4，和第五NMOS管N5，其中第五NMOS管N5源极接地，栅极接N型第一偏置电压Vbnl，第一 NMOS管附的栅极接第一全差分信号VINN，第二 NMOS管N2的栅极接第二全差分信号VINP，该第一 NMOS管Ni、第二 NMOS管N2两者的源极彼此相连后接所述第五NMOS管N5 的漏极，第三NMOS管N3、第四NMOS管N4两者的栅极彼此相连后按N型第零偏置电压，两 者的源极彼此相连后接电源电压VDD，P型互补输入支路，含有第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3和第 四PMOS管P4，其中该第一 PMOS管P1、第二 PMOS管P2两者的栅极互联后接所述第一全差 分信号VINN，该第三PMOS管P3、第四PMOS管P4两者的栅极互联后接所述第二全差分信号 VINP,与所述P型互补输入支路相连的所述P型偏置电压晶体管部分，其第五PMOS管P5 源极接所述电源电压VDD，栅极接P型第一偏置电压Vbpl，漏极同时与所述第一到第四共四 个PMOS管Pl，P2，P3，P4的源极相连，与所述P型互补输入支路相连的所述偏置尾电流晶体管部分，含有第六NMOS管 N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管M9，其中所述第六到第九共四个NMOS 管N1，N2，N3，N4的源极都接地，所述第六NMOS管N6、第七NMOS管N7两者的栅极互连后接 所述第三PMOS管P3的漏极，所述第八NMOS管N8、第九NMOS管N9两者的栅极互连后接所 述第二 PMOS管P2的漏极，所述第六NMOS管N6、第一 PMOS管Pl两者的漏极相连，与所述P型互补输入支路相连的所述共源共栅晶体管对部分，含有第十NMOS管 mo、第i^一 NMOS管mi、第十三NMOS管N13和第十四NMOS管附4，其中第十NMOS管NlO 的源极与所述第六NMOS管N6的漏极相连，第i^一 NMOS管mi的源极与所述第九NMOS管 N9的漏极相邻啊，第十二NMOS管附2的源极和所述第七晶体管N7的漏极相连，第十三NMOS 管m3的源极和所述第八NMOS管N8的漏极相连，第十二 NMOS管W2的漏极和所述第三 PMOS管P3的漏极相连，第十三NMOS管附3的漏极和所述第二 PMOS管P2的漏极相连，第 十二 NMOS管附2、第十三NMOS管N13两者的栅极互连后接N型第二偏置电压Vbn2，N型互补输入支路，含有第十六NMOS管附6、第十七NMOS管附7、第十八NMOS管 N18和第十九NMOS管附9，其中第十六NMOS晶体管附6、第十七NMOS管N17两者的栅极 互连后接所述第一全差分信号VINN，第十八NMOS管附8、第十九NMOS管N19两者的栅极互 连后接所述第二全差分信号VINP，与所述互补输入支路相连的偏置电压晶体管部分，其第二十NMOS管N20源极接 地，漏极同时与所述第十六到第十九共四个NMOS管附6、N17, N18, N19的漏极相连，该第 二十NMOS管N20的栅极接共模控制信号VCMFB，与所述N型互补输入支路相连的所述偏置尾电流晶体管部分，含有第六PMOS管 P6、第七PMOS管P7、第八PMOS管P8和第九PMOS管P9，其中，各源极互连后接所述电源电 压VDD，第六PMOS管P6、第七PMOS管P7两者的栅极互连后接所述第十八NMOS管附8的漏 极，第八PMOS管P8、第九PMOS管P9两者的栅极互连后接所述第七NMOS管N7的漏极，第 六PMOS管P6的漏极、第十六MOS管N16两者的漏极相连，第九PMOS管P9、第十七匪OS管 附7两者的漏极相连，与所述N型互补输入支路相连的所述共源共栅晶体管对部分，含有第十二 PMOS 管P12、第十三PMOS管P13、第十四PMOS管P14、和第十五PMOS管P15，其中，第十二 PMOS管 P12、第十三PMOS管P13两者的栅极互连后接P型第二偏置电压Vbp2，第十二 PMOS管P12 的源极与第七PMOS管P7的漏极相连，而该第十二 PMOS管P12的漏极与所述第十八NMOS管 N18的漏极相连，第十三PMOS管P13的源极与第八PMOS管P8的漏极相连，该第十三PMOS管 P13的漏极与所述第十七NMOS管附7的漏极相连，第十四PMOS管P14的源极与第六PMOS 管P6的漏极相连，而该第十四PMOS管P14的漏极与所述第十NMOS管WO的漏极相连后输出第一差分信号V0UTP，第十五PMOS管P15的源极与第九PMOS管P9的漏极相连，而该第 十五PMOS管P15的漏极与所述第十一 NMOS管附1的漏极相连后输出第二差分信号V0UTN，辅助放大器，包含Jboost放大器和Nboost放大器，其中H300St放大器，电源电压正端接所述第六PMOS管P6的漏极，电源电压负端接所述 第九PMOS管P9的漏极，该H300St放大器的输出端把第一输出信号POUTP送往所述第十五 PMOS管P15的栅极，负输出端输出第二输出信号P0UTN，送往所述第十四PMOS管P14的栅 极，PVCM端接N型偏置电压，Nboost放大器，电源电压负端接第十一 NMOS管Nll的源极，电源电压正端接第十 本文档来自技高网...
【技术保护点】
带有预放大器的互补循环折叠增益自举跨导运算放大器，其特征在于，含有：预放大器电路，Ｐ型互补输入支路，和所述Ｐ型互补输入支路相连的Ｐ型偏置电压晶体管部分、偏置尾电流晶体管对部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助放大器，Ｎ型互补输入支路，和所述Ｎ型互补输入支路相连的Ｎ型偏置电压晶体管部分、偏置尾电流晶体管部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助放大器，其中：预放大器电路，含有：第一ＮＭＯＳ晶体管（Ｎ１）、第二ＮＭＯＳ管（Ｎ２）、第三ＮＭＯＳ管（Ｎ３）、第四ＮＭＯＳ管（Ｎ４），和第五ＮＭＯＳ管（Ｎ５），其中：第五ＮＭＯＳ管（Ｎ５）源极接地，栅极接Ｎ型第一偏置电压（Ｖｂｎ１），第一ＮＭＯＳ管（Ｎ１）的栅极接第一全差分信号（ＶＩＮＮ），第二ＮＭＯＳ管（Ｎ２）的栅极接第二全差分信号（ＶＩＮＰ），该第一ＮＭＯＳ管（Ｎ１）、第二ＮＭＯＳ管（Ｎ２）两者的源极彼此相连后接所述第五ＮＭＯＳ管（Ｎ５）的漏极，第三ＮＭＯＳ管（Ｎ３）、第四ＮＭＯＳ管（Ｎ４）两者的栅极彼此相连后按Ｎ型第零偏置电压，两者的源极彼此相连后接电源电压（ＶＤＤ），Ｐ型互补输入支路，含有：第一ＰＭＯＳ管（Ｐ１）、第二ＰＭＯＳ管（Ｐ２）、第三ＰＭＯＳ管（Ｐ３）和第四ＰＭＯＳ管（Ｐ４），其中：该第一ＰＭＯＳ管（Ｐ１）、第二ＰＭＯＳ管（Ｐ２）两者的栅极互联后接所述第一全差分信号（ＶＩＮＮ），该第三ＰＭＯＳ管（Ｐ３）、第四ＰＭＯＳ管（Ｐ４）两者的栅极互联后接所述第二全差分信号（ＶＩＮＰ），与所述Ｐ型互补输入支路相连的所述Ｐ型偏置电压晶体管部分，其第五ＰＭＯＳ管（Ｐ５）源极接所述电源电压（ＶＤＤ），栅极接Ｐ型第一偏置电压（Ｖｂｐ１），漏极同时与所述第一到第四共四个ＰＭＯＳ管（Ｐ１，Ｐ２，Ｐ３，Ｐ４）的源极相连，与所述Ｐ型互补输入支路相连的所述偏置尾电流晶体管部分，含有：第六ＮＭＯＳ管（Ｎ６）、第七ＮＭＯＳ管（Ｎ７）、第八ＮＭＯＳ管（Ｎ８）和第九ＮＭＯＳ管（Ｍ９），其中：所述第六到第九共四个ＮＭＯＳ管（Ｎ１，Ｎ２，Ｎ３，Ｎ４）的源极都接地，所述第六ＮＭＯＳ管（Ｎ６）、第七ＮＭＯＳ管（Ｎ７）两者的栅极互连后接所述第三ＰＭＯＳ管（Ｐ３）的漏极，所述第八ＮＭＯＳ管（Ｎ８）、第九ＮＭＯＳ管（Ｎ９）两者的栅极互连后接所述第二ＰＭＯＳ管（Ｐ２）的漏极，所述第六ＮＭＯＳ管（Ｎ６）、第一ＰＭＯＳ管（Ｐ１）两者的漏极相连，与所述Ｐ型互补输入支路相连的所述共源共栅晶体管对部分，含有：第十ＮＭＯＳ管（Ｎ１０）、第十一ＮＭＯＳ管（Ｎ１１）、第十三ＮＭＯＳ管（Ｎ１３）和第十四ＮＭＯＳ管（Ｎ１４），其中：第十ＮＭＯＳ管（Ｎ１０）的源极与所述第六ＮＭＯＳ管（Ｎ６）的漏极相连，第十一ＮＭＯＳ管（Ｎ１１）的源极与所述第九ＮＭＯＳ管（Ｎ９）的漏极相邻啊，第十二ＮＭＯＳ管（Ｎ１２）的源极和所述第七晶体管（Ｎ７）的漏极相连，第十三ＮＭＯＳ管（Ｎ１３）的源极和所述第八ＮＭＯＳ管（Ｎ８）的漏极相连，第十二ＮＭＯＳ管（Ｎ１２）的漏极和所述第三ＰＭＯＳ管（Ｐ３）的漏极相连，第十三ＮＭＯＳ管（Ｎ１３）的漏极和所述第二ＰＭＯＳ管（Ｐ２）的漏极相连，第十二ＮＭＯＳ管（Ｎ１２）、第十三ＮＭＯＳ管（Ｎ１３）两者的栅极互连后接Ｎ型第二偏置电压（Ｖｂｎ２），Ｎ型互补输入支路，含有：第十六ＮＭＯＳ管（Ｎ１６）、第十七ＮＭＯＳ管（Ｎ１７）、第十八ＮＭＯＳ管（Ｎ１８）和第十九ＮＭＯＳ管（Ｎ１９），其中：第十六ＮＭＯＳ晶体管（Ｎ１６）、第十七ＮＭＯＳ管（Ｎ１７）两者的栅极互连后接所述第一全差分信号（ＶＩＮＮ），第十八ＮＭＯＳ管（Ｎ１８）、第十九ＮＭＯＳ管（Ｎ１９）两者的栅极互连后接所述第二全差分信号（ＶＩＮＰ），与所述互补输入支路相连的偏置电压晶体管部分，其第二十ＮＭＯＳ管（Ｎ２０）源极接地，漏极同时与所述第十六到第十九共四个ＮＭＯＳ管（Ｎ１６、Ｎ１７、Ｎ１８、Ｎ１９）的漏极相连，该第二十ＮＭＯＳ管（Ｎ２０）的栅极接共模控制信号（ＶＣＭＦＢ），与所述Ｎ型互补输入支路相连的所述偏置尾电流晶体管部分，含有：第六ＰＭＯＳ管（Ｐ６）、第七ＰＭＯＳ管（Ｐ７）、第八ＰＭＯＳ管（Ｐ８）和第九ＰＭＯＳ管（Ｐ９），其中，各源极互连后接所述电源电压（ＶＤＤ），第六ＰＭＯＳ管（Ｐ６）、第七ＰＭＯＳ管（Ｐ７）两者的栅极互连后接所述第十八ＮＭＯＳ管（Ｎ１８）的漏极，第八ＰＭＯＳ管（Ｐ８）、第九ＰＭＯＳ管（Ｐ９）两者的栅极互连后接所述第七ＮＭＯＳ管（Ｎ７）的漏极，第六ＰＭＯＳ管（Ｐ６）的漏极、第十六ＭＯＳ管（Ｎ１６）两者的漏极相连，第九ＰＭＯＳ管（Ｐ９）、第十七ＮＭＯＳ管（Ｎ１７）两者的漏极相连，与所述Ｎ型互补输入支路相连的所述共源共栅晶体管对部分，含有：第十二ＰＭＯＳ管（Ｐ１２）、第十三ＰＭＯＳ管（Ｐ１３）、第十四ＰＭＯＳ管（Ｐ１４）、和第十...
【技术特征摘要】
1.带有预放大器的互补循环折叠增益自举跨导运算放大器，其特征在于，含有预放 大器电路，P型互补输入支路，和所述P型互补输入支路相连的P型偏置电压晶体管部分、 偏置尾电流晶体管对部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅 助放大器，N型互补输入支路，和所述N型互补输入支路相连的N型偏置电压晶体管部分、 偏置尾电流晶体管部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助 放大器，其中预放大器电路，含有第一 NMOS晶体管(Ni)、第二 NMOS管(拟)、第三NMOS管(N3)、第 四NMOS管(N4)，和第五NMOS管(N5)，其中第五NMOS管(阳)源极接地，栅极接N型第一偏置电压(Vbnl)， 第一 NMOS管(Ni)的栅极接第一全差分信号(VINN)， 第二 NMOS管(拟)的栅极接第二全差分信号(VINP)，该第一 NMOS管(W)、第二 NMOS管(拟)两者的源极彼此相连后接所述第五NMOS管 (N5)的漏极，第三NMOS管(N3)、第四NMOS管(N4)两者的栅极彼此相连后按N型第零偏置电压，两 者的源极彼此相连后接电源电压(VDD)，P型互补输入支路，含有第一 PMOS管(Pl)、第二 PMOS管(P》、第三PMOS管(P3)和 第四PMOS管(P4)，其中该第一 PMOS管(P1)、第二 PMOS管(P》两者的栅极互联后接所述 第一全差分信号(VINN)，该第三PMOS管(P3)、第四PMOS管(P4)两者的栅极互联后接所述 第二全差分信号(VINP)，与所述P型互补输入支路相连的所述P型偏置电压晶体管部分，其第五PMOS管(P5) 源极接所述电源电压(VDD)，栅极接P型第一偏置电压(Vbpl)，漏极同时与所述第一到第四 共四个PMOS管(P1，P2，P3，P4)的源极相连，与所述P型互补输入支路相连的所述偏置尾电流晶体管部分，含有第六NMOS管 (N6)、第七匪OS管(N7)、第八匪OS管(N8)和第九匪OS管(M9)，其中所述第六到第九共 四个NMOS管(Ni，N2, N3, N4)的源极都接地，所述第六NMOS管(N6)、第七NMOS管(N7)两 者的栅极互连后接所述第三PMOS管(P； )的漏极，所述第八NMOS管(N8)、第九NMOS管(N9) 两者的栅极互连后接所述第二 PMOS管(P2)的漏极，所述第六NMOS管(N6)、第一 PMOS管 (Pl)两者的漏极相连，与所述P型互补输入支路相连的所述共源共栅晶体管对部分，含有第十NMOS管 (NlO)、第^^一NMOS管(mi)、第十三NMOS管(附；3)和第十四NMOS管(N14)，其中第十NMOS 管(NlO)的源极与所述第六NMOS管(N6)的漏极相连，第十一 NMOS管(Nil)的源极与所述 第九NMOS管(N9)的漏极相邻啊，第十二 NMOS管(N12)的源极和所述第七晶体管(N7)的 漏极相连，第十三NMOS管(N13)的源极和所述第八NMOS管(N8)的漏极相连，第十二 NMOS 管(N12)的漏极和所述第三PMOS管(P3)的漏极相连，第十三NMOS管(N13)的漏极和所述 第二 PMOS管(P》的漏极相连，第十二 NMOS管(N12)、第十三NMOS管(附幻两者的栅极互 连后接N型第二偏置电压(Vbn2)，...
【专利技术属性】
技术研发人员：魏琦，赵南，杨华中，
申请(专利权)人：清华大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。