双大马士革工艺制造方法及集成电路制造方法技术

本发明专利技术提供了一种双大马士革工艺制造方法及集成电路制造方法。根据本发明专利技术的一种双大马士革工艺制造方法包括：通孔形成步骤，用于利用光刻版来形成通孔；通孔填充步骤，用于利用负性光刻胶填充所述通孔形成步骤所形成的通孔；通孔区曝光和显影步骤，用于在所述通孔填充步骤之后利用与通孔层相同的光刻版对填充后的通孔区进行曝光和显影；以及沟槽形成步骤，用于在所述通孔填充步骤之后形成沟槽。根据本发明专利技术，使用填孔性能好的负性光刻胶来填充通孔刻蚀后的空间，既保证了良好的填充了通孔的空间，又使硅片表面恢复良好的平整度；改善了沟槽刻蚀后的斜刻面形貌。

【技术实现步骤摘要】

本专利技术涉及集成电路制造工艺
，特别涉及一种改进的双大马士革工艺制 造方法、以及一种采用了所述双大马士革工艺制造方法的集成电路制造方法。
技术介绍
伴随集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，使得金 属之间的电阻和寄生电容也越来越大。对于微处理器，芯片速度的限制主要由镀层中的电 阻和寄生电容产生，其结果电阻-电容时间延迟、讯号间的相互干扰及其能量损耗等问题 日益突出。为了解决电阻-电容时间延迟的问题，在电阻方面，在过去的30多年中，半导体工 业界都是以铝作为连接器件的材料，但随着芯片的缩小，工业界需要更细，更薄的连接，而 且铝的高电阻特性也越来越难以符合需求。在最近十多年中，半导体产业已经实现用铜作为微芯片的互连材料，因为铜电阻 值比铝更小，传输信号速度比铝更快、而且也更加稳定。先进工艺中，使用低电阻的铜金属 导线金属互联工艺已经取代原先的铝工艺。由于铜难以刻蚀，双大马士革方法成为人们一 致同意的用于铜金属化的方法。简单来讲，通过在层间介质刻蚀通孔和沟槽，既为每一金属 层产生通孔又产生引线，然后淀积铜进入刻蚀好的图形，应用化学机械平坦化去掉额外的 铜。在业界主流双大马士革工艺中，普遍采用通孔优先的做法，即先刻蚀好通孔并去 胶清洗，然后做沟槽的光刻和刻蚀。这一主流做法所碰到困难问题为，在通孔刻蚀后，通孔 区所在的区域需要填充抗刻蚀材料来实现优化表面平整度，主要有两种方法，一种是直接 旋涂填充材料，这种方法的缺点为，旋涂后，通孔区填充材料的厚度总是小于非通孔区的填 充材料厚度，并且通孔所在的填充材料会形成凹坑状，这会导致刻蚀工艺中，抗反射层刻蚀 后，通孔区填充材料下降，无法对通孔两侧顶部形成保护，从而在沟槽刻蚀后在通孔顶部形 成的斜刻面(图1示意了这种工艺方式导致的不同区域刻蚀后的形貌差异)；另一种表面 平整的做法是多次旋涂填充材料后增加一道回刻蚀的工艺，以降低填充材料的厚度和缩小 通孔区与非通孔区的填充材料的厚度差异，这一做法的缺点是多次旋涂填充材料会大大占 用光刻机的时间，并且还要增加一道刻蚀工艺，对生产线的整体产率有很大影响，并且这一 做法本身也不能完全解决厚度差异造成的沟槽刻蚀后的斜刻面问题。如上说述，沟槽刻蚀后形成的斜刻面无论是对刻蚀工艺控制还是最终器件的可靠 性都有很大影响，如何改善这一工艺步骤并降低工艺成本一直是困扰双大马士革工艺的难 题。
技术实现思路
本专利技术的目的在于提供一种利用负性光刻胶优化双大马士革工艺中通孔填充的 工艺方法，提高填孔的性能，恢复硅片表面平整度，进而改善沟槽刻蚀后形貌，提高了双大马士革制造工艺的稳定度和半导体器件的可靠性。根据本专利技术的第一方面，提供了一种双大马士革工艺制造方法，其包括如下步骤 通孔形成步骤，用于利用光刻版来形成通孔；通孔填充步骤，用于利用负性光刻胶填充所述 通孔形成步骤所形成的通孔；通孔区光刻步骤，用于在所述通孔填充步骤之后利用所述通 孔形成步骤所使用的光刻版对填充后的通孔区进行光刻；通孔区显影步骤，用于在所述通 孔区刻蚀步骤之后利用显影剂对通孔区进行显影；以及沟槽形成步骤，用于在所述通孔填 充步骤之后形成沟槽。根据本专利技术，在半导体制造的双大马士革工艺中，使用填孔性能好的负性光刻胶 来填充通孔刻蚀后的空间。本专利技术既良好的填充了通孔的空间，又使硅片表面恢复良好的 平整度；改善了沟槽刻蚀后的斜刻面形貌，提高了双大马士革制造工艺的稳定度和半导体 器件的可靠性；防止了去胶后在通孔内的形成残留；减少了工艺步骤，提高了生产线的整 体产率，降低了生产成本。优选地，在上述双大马士革工艺制造方法中，在所述通孔填充步骤中，通过旋涂工 艺，利用负性光刻胶填充所述通孔形成步骤所形成的通孔。优选地，在上述双大马士革工艺制造方法中，所述双大马士革工艺制造方法还包 括在所述沟槽刻蚀步骤之后执行的光刻胶清洗步骤，用于清洗残留的光刻胶。优选地，在上述双大马士革工艺制造方法中，所述双大马士革工艺制造方法还包 括在所述通孔填充步骤之前执行的通孔形成步骤，用于形成双大马士革结构的通孔。优选地，在上述双大马士革工艺制造方法中，在所述通孔区显影步骤中，所述负性 光刻胶在通孔区感光后形成交联聚合而不溶于显影液。优选地，在上述双大马士革工艺制造方法中，在所述所述沟槽刻蚀步骤包括涂覆 沟槽层抗反射涂层和光刻胶，并随后进行沟槽层刻蚀。优选地，在上述双大马士革工艺制造方法中，在通孔填充步骤完成之后，负性光刻 胶的厚度为100-500纳米，大马士革介质层的厚度为100-1000纳米。根据本专利技术的第二方面，提供了一种集成电路制造方法，其包括根据本专利技术的第 一方面所述的双大马士革工艺制造方法。本专利技术通过优化半导体双大马士革制造工艺，利用负性光刻胶填充通孔刻蚀后的 空间来改善沟槽刻蚀面。在半导体制造的金属互联的双大马士革工艺中，在通孔刻蚀并去 胶和清洗工艺后，使用填孔性能良好的负性光刻胶，填充通孔刻蚀后的空间，并使用通孔层 相同的光刻版进行光刻工艺，由于是负性光刻胶，通孔层所在区域感光后形成交联聚合而 不溶于显影液，在之后的显影工艺中，非通孔区的负性光刻胶由于未受到曝光(因此未聚 合)在显影液中被冲去。然后开始正常的沟槽光刻和刻蚀工艺。本专利技术比较传统工艺方式有多项优点和好处第一，这种方式利用负性光刻胶的 特性，既良好地填充了通孔的空间，又使得非通孔区硅片无其他多余材料，使硅片表面重新 恢复良好的平整度；第二，在沟槽刻蚀工艺中，由于填充的负光刻胶高度相同或略高于介质 层，良好的保护了介质层两侧不被刻蚀，从而大大改善沟槽刻蚀后的斜刻面形貌，提高双大 马士革制造工艺的稳定度和半导体器件的可靠性；第三，填充的负性光刻胶比传统方式填 充的抗反射类填充材料更容易被去除，防止去胶后在通孔内的形成残留；第四，这种工艺方 式减去了传统方式的多次旋涂填充材料和回刻蚀工艺步骤，提高了生产线的整体产率，降低了生产成本。 附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解 并且更容易地理解其伴随的优点和特征，其中图1是现有技术中的通孔填充方法在不同区域的形貌刻蚀影响的示意图；图2是本专利技术实施方式的示意图；以及图3是本专利技术实施方式的流程图。标号说明1 大马士革介质层2 底部刻蚀阻挡层3 通孔层光刻图形4 旋涂负性光刻胶5 感光后交联聚合的负性光刻胶6 沟槽层光刻图形需要说明的是，附图用于说明本专利技术，而非限制本专利技术。 具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内 容进行详细描述。图2是本专利技术实施方式的示意图；以及图3是本专利技术实施方式的流程图。因此，现 在将结合图2和图3来描述本专利技术的优选实施例。首先，在图3的步骤Sl中，制造双大马士革结构的通孔。具体地说，请参阅图2中 的A和图2中的B，首先制作并完成双大马士革结构的通孔层光刻和刻蚀，包括双大马士革 介质层1和底部刻蚀阻挡层2以及通孔层光刻图形3。随后可进一步去胶并清洗。本领域技 术人员可采用本领域公知的任何适当方式来形成通孔，本专利技术并不限于特定的工艺方式。然后，在图3的步骤S2中，旋涂用于填充通孔空间的负性光刻胶4。具体地说，在 本专利技术实施例中，在沟槽刻蚀之前旋涂用于填充通孔空间的负性光刻本文档来自技高网...

【技术保护点】
１．一种双大马士革工艺制造方法，其特征在于包括：通孔形成步骤，用于利用光刻版来形成通孔；通孔填充步骤，用于利用负性光刻胶填充所述通孔形成步骤所形成的通孔；通孔区光刻步骤，用于在所述通孔填充步骤之后利用所述通孔形成步骤所使用的光刻版对填充后的通孔区进行光刻；通孔区显影步骤，用于在所述通孔区刻蚀步骤之后利用显影剂对通孔区进行显影；以及沟槽形成步骤，用于在所述通孔填充步骤之后形成沟槽。

【技术特征摘要】
1.一种双大马士革工艺制造方法，其特征在于包括 通孔形成步骤，用于利用光刻版来形成通孔；通孔填充步骤，用于利用负性光刻胶填充所述通孔形成步骤所形成的通孔； 通孔区光刻步骤，用于在所述通孔填充步骤之后利用所述通孔形成步骤所使用的光刻 版对填充后的通孔区进行光刻；通孔区显影步骤，用于在所述通孔区刻蚀步骤之后利用显影剂对通孔区进行显影；以及沟槽形成步骤，用于在所述通孔填充步骤之后形成沟槽。2.根据权利要求1所述的双大马士革工艺制造方法，其特征在于，其中在所述通孔填 充步骤中，通过旋涂工艺，利用负性光刻胶填充所述通孔形成步骤所形成的通孔。3.根据权利要求1或2所述的双大马士革工艺制造方法，其特征在于，所述双大马士革 工艺制造方法还包括在所述沟槽刻蚀步骤之后执行的光刻胶清洗步骤，用于清洗残留的 光刻胶。4.根据权利要求1或2...

【专利技术属性】
技术研发人员：袁伟，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：31