一种IGBT器件结构制造技术

一种IGBT器件结构,它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底，在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱；在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱；在所述硅基板上生长一定厚度的高电阻率N型外延硅层；在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区，沟槽位于N型深阱区域中央；在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅，并在沟槽中淀积N型导电多晶硅作为填充和栅控制极；在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区；在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区，相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区，两个高掺杂区共同作为IGBT的发射区接触；在发射区和多晶硅栅区域刻蚀出接触孔，并淀积金属，使金属和硅及多晶硅高掺杂区之间形成欧姆接触。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及的是一种具有高抗闩锁特性的沟槽型IGBT器件结构，属于半导体制造工艺。
技术介绍
沟槽型IGBT器件是一种先进的IGBT器件类型，它将MOS控制结构从硅表面移到垂直沟道内，并消除了平面型IGBT器件的寄生JFET效应，从而可以在达到相同的器件电流能力前提下，以相近的工艺成本来缩小器件面积，提高器件性价比。然而，通常的沟槽型IGBT的抗闩锁特性通常较差，而且安全工作区(SOA)也较窄， 原因是如果像制造平面型器件那样在IGBT的P型发射区中央底部采用附加的P+深阱结构来防止寄生NPN管效应带来的闩锁，则突出的P+深阱很容易将周围掺杂浓度极低的 N-衬底夹断，结果将增大寄生JFET管的串联电阻，这会抵消沟槽型器件相对于平面型器件的优势。鉴于此，需要设计一种适用于沟槽型IGBT器件的P+深阱结构，使其既能抗闩锁和改善S0A，又能减小寄生JFET管的串联电阻。
技术实现思路
本技术的目的在于克服现有技术存在的不足，而提供了一种具有高抗闩锁特性的沟槽型IGBT器件结构。本技术的目的是通过如下技术方案来完成的它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底，在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N 型掺杂区、即N型深阱；在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱；在所述硅基板上生长一定厚度的高电阻率N型外延硅层；在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区，沟槽位于N型深阱区域中央；在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅，并在沟槽中淀积N型导电多晶硅作为填充和栅控制极；在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区；在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区，相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区，两个高掺杂区共同作为IGBT的发射区接触；在发射区和多晶硅栅区域刻蚀出接触孔，并淀积金属，使金属和硅及多晶硅高掺杂区之间形成欧姆接触。所述的硅衬底的器件有源区域中引入的N型掺杂层、即N型阱的杂质为磷或砷，注入剂量在kll/cm2至kl3/cm2之间，注入能量在25keV至IMeV之间；而在所述N型阱中间隔引入的高浓度P型掺杂区、即P+深阱的注入剂量在kl3/cm2至lel5/cm2之间，注入能量在30keV至IMeV之间。所述的N型阱和P+深阱上生长有与衬底掺杂类型相同的高电阻率N型外延硅层， 掺杂杂质为磷、砷或锑，浓度在lel3/cm3至kl5/cm3之间，外延硅层厚度在3微米和10微米之间；或所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型(磷)或P型(硼)3杂质的高能量离子注入形成，注入能量在SOOKeV以上。所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列，沟槽位于N阱层中央，沟槽深度在3微米和10微米之间，可以小于或大于N阱深度；沟槽宽度在1微米和4 微米之间；沟槽间形成有P型MOS阱区，该阱区掺杂浓度在Iel6/Cmmkl7/Cm3之间，其结深在3微米和10微米之间，P型MOS阱区在中央结深处和P+深阱区相连接。所述的在沟槽内壁生长有高质量的二氧化硅作为MOS栅，该二氧化硅层厚度在50 纳米和200纳米之间；二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极；在所述P型MOS阱区顶部靠近沟槽处形成有η+高掺杂区，掺杂杂质为磷或砷，掺杂浓度在lel9/ cm3和&20/cm3之间；η+源区之间形成P+型号的高掺杂区，掺杂浓度在lel9/cm3和加20/ cm3之间，并作为P型MOS阱区和P+深阱区的接触区；上述两个高掺杂区共同构成IGBT发射极的接触区。本技术在发射区和多晶硅栅区域上的隔离氧化层上刻蚀有接触孔，孔中淀积有金属并和表面的金属引出图形相连接，金属为铝、铝/硅合金或铝/硅/铜合金层，厚度在1微米和6微米之间，并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触，合金化温度在350°C至450°C之间。本技术与现有技术相比较，具有以下优点它利用埋层外延或高能量离子注入的技术方法，在常见的沟槽IGBT器件的发射区底部区域中央形成较高掺杂浓度的P型深阱，P型深阱两侧形成中掺杂浓度的N型阱。其中，P型深阱能有效减小沟槽形IGBT器件中寄生NPN管的基区串联电阻和放大倍数，从而抑制可能出现的闩锁效应；P型深阱两侧的N 型阱具有高于衬底的掺杂浓度，可以减小P型深阱与沟槽间的寄生结型场效应管(JFET)串联电阻；从而达到提高器件抗闩锁能力和改进S0A，并同时改善器件电流能力的效果。附图说明图1为本技术外延前形成埋层的示意图；图2为本技术外延后形成沟槽MOS结构的示意图；图3为本技术在沟槽间注入硼并高温推进形成P型MOS阱的示意图；图4为本技术通过光刻和离子注入形成N+ MOS源区的示意图；图5为本技术通过光刻和离子注入形成P+发射区接触的示意图；图6为本技术形成正面接触孔和金属引线后的结构示意图；图7为本技术形成背面结和背面金属化后的结构示意图。具体实施方式以下结合附图详细说明本技术的具体实施方式。本技术所述的具有高抗闩锁特性的沟槽型IGBT器件结构，它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底，在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱； 在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱；在所述硅基板上生长一定厚度的高电阻率N型外延硅层；在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区，沟槽位于N型深阱区域中央；在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅，并在沟槽中淀积N型导电多晶硅作为填充和栅控制极；在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区；在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区，相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区，两个高掺杂区共同作为IGBT的发射区接触；在发射区和多晶硅栅区域刻蚀出接触孔，并淀积金属，使金属和硅及多晶硅高掺杂区之间形成欧姆接触。所述的硅衬底的器件有源区域中引入的N型掺杂层、即N型阱的杂质为磷或砷，注入剂量在kll/cm2至kl3/cm2之间，注入能量在25keV至IMeV之间；而在所述N型阱中间隔引入的高浓度P型掺杂区、即P+深阱的注入剂量在kl3/cm2至lel5/cm2之间，注入能量在30keV至IMeV之间。所述的N型阱和P+深阱上生长有与衬底掺杂类型相同的高电阻率N型外延硅层， 掺杂杂质为磷、砷或锑，浓度在lel3/cm3至kl5/cm3之间，外延硅层厚度在3微米和10微米之间；或所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型(磷)或P型(硼) 杂质的高能量离子注入形成，注入能量在SOOKeV以上。所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列，沟槽位于N阱层中央，沟槽深度在3微米和10微米之间，可以小于或大于N阱深度；沟槽宽度在1微米和4 微米之间；沟槽间形成有P型MOS阱区，该阱区掺杂浓度在Iel6/Cmmkl7/Cm3之间，其结深在3微米和10微米之间，P型MOS阱区在中央结深处和P+深阱区相连接。所述本文档来自技高网...

【技术保护点】
１．一种ＩＧＢＴ器件结构，　其特征在于它包括在硅基板上有Ｎ型高电阻率区熔型或外延型硅衬底，在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度Ｎ型掺杂区、即Ｎ型深阱；在上述Ｎ型掺杂区间隔引入Ｐ型高掺杂埋层区域、即Ｐ型深阱；在所述硅基板上生长一定厚度的高电阻率Ｎ型外延硅层；在所述器件有源区刻蚀有深沟槽阵列作为ＭＯＳ结构的栅区，沟槽位于Ｎ型深阱区域中央；在所述沟槽壁上生长有高质量的二氧化硅作为ＭＯＳ栅，并在沟槽中淀积Ｎ型导电多晶硅作为填充和栅控制极；在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行Ｐ型掺杂并将杂质扩散以形成有Ｐ型ＭＯＳ阱区；在临近沟槽的Ｐ型ＭＯＳ阱区上方形成有Ｎ型高掺杂源区，相邻Ｎ＋源区间则形成与Ｐ型ＭＯＳ阱区同型号的Ｐ＋高浓度掺杂区，两个高掺杂区共同作为ＩＧＢＴ的发射区接触；在发射区和多晶硅栅区域刻蚀出接触孔，并淀积金属，使金属和硅及多晶硅高掺杂区之间形成欧姆接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：沈华，
申请(专利权)人：嘉兴斯达半导体有限公司，
类型：实用新型
国别省市：33