一种立式结构的低阻值片式负温度系数热敏电阻及其制造方法，包括五层叠片坯体的制作，其自下而上依次叠片的步骤如下：1)叠放一枚印刷有切割尺寸线的生坯膜片；2)叠放由N1枚有填充通孔的生坯膜片组成的一层下引出端；3)叠放第一枚印刷有内电极图形的生坯膜片；4)叠放由N2枚空白生坯膜片组成的中间隔层，所述N2由设定的热敏电阻阻值决定；5)叠放第二枚印刷有内电极图形的生坯膜片；6)叠放由N3枚有填充通孔的生坯膜片组成的一层上引出端。本发明专利技术产品呈现立式结构，通过设定内电极面积，以及增加或减少中间隔层的总厚度，可以灵活调整多层叠片式NTC热敏电阻的阻值在低阻值范围。适用于制造低阻值多层叠片式NTC热敏电阻。
【技术实现步骤摘要】
本专利技术涉及热敏电阻，特别是涉及采用叠层工艺的一种立式结构的低阻值片式负 温度系数热敏电阻及其制造方法。
技术介绍
广泛应用于微型精细电路的低阻值片式负温度系数(Negative Temperature Coefficient，缩略词为NTC)热敏电阻，现有制作方法大多是通过掺杂其它元素调整材料 配方，以降低材料电阻率。通过印刷内电极可以降低电阻值，但是至今尚未见有通过印刷内 电极制作低阻值多层叠片式NTC热敏电阻的相关报道。
技术实现思路
本专利技术所要解决的一个技术问题是弥补上述现有技术的缺陷，提供一种立式结构 的低阻值片式负温度系数热敏电阻。本专利技术所要解决的另一个技术问题是弥补上述现有技术的缺陷，提供一种立式结 构的低阻值片式负温度系数热敏电阻制作方法。本专利技术的立式结构的低阻值片式负温度系数热敏电阻技术问题通过以下技术方案予以解决。这种立式结构的低阻值片式负温度系数热敏电阻，采用印制线路板工艺制成表面 贴装型结构，包括NTC热敏电阻芯片和端电极。这种立式结构的低阻值片式负温度系数热敏电阻的特点是所述NTC热敏电阻芯片是叠层片式NTC热敏电阻芯片，其坯体是由生胚膜片、印刷 有内电极图形的生坯膜片和有填充通孔的生坯膜片叠层压合成的五层叠片坯体。所述五层叠片坯体自下而上依次为；一枚印刷有切割尺寸线(mark)的生坯膜片；由Nl{彡1的正整数}枚有填充通孔的生坯膜片组成的一层下引出端，所述m由 设定的热敏电阻阻值决定；第一枚印刷有内电极图形的生坯膜片组成的第一印刷有内电极图形的生坯膜片 层；由N2{ > 1的正整数}枚空白生坯膜片组成的中间隔层，所述N2由设定的热敏电 阻阻值决定；第二枚印刷有内电极图形的生坯膜片组成的第二印刷有内电极图形的生坯膜片 层；由N3{彡1的正整数}枚有填充通孔的生坯膜片组成的一层上引出端，所述N3由 设定的热敏电阻阻值决定。本专利技术的立式结构的低阻值片式负温度系数热敏电阻技术问题通过以下进一步 的技术方案予以解决。所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。所述印刷有内电极的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有 设定面积的内电极图形的生坯膜片。所述导电银浆是掺有钯(Pd)的银(Ag)浆料，所述钯与所述银的质量比为(0 0. 8) 1。所述有填充通孔的生坯膜片，是采用激光在所述空白生坯膜片上开有通孔且采用 所述导电银浆填充通孔的生坯膜片，所述通孔与叠层压合的所述印刷有内电极图形的生坯 膜片的内电极图形中心重合。所述内电极是圆形片内电极，所述内电极的面积由设定的NTC热敏电阻阻值决定。优选的是，所述N3 = Nl。本专利技术的立式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以 下技术方案予以解决。这种立式结构的低阻值片式负温度系数热敏电阻制造方法，采用印制线路板工艺 制成表面贴装型结构，包括NTC热敏电阻芯片制作方法和端电极制作方法。这种立式结构的低阻值片式负温度系数热敏电阻制造方法的特点是所述NTC热敏电阻芯片制作方法是叠层片式NTC热敏电阻芯片制作方法，包括五 层叠片坯体的制作，其自下而上依次叠片的步骤如下；1)叠放一枚印刷有切割尺寸线(mark)的生坯膜片；2)叠放由Nl{彡1的正整数}枚有填充通孔的生坯膜片组成的一层下引出端，所 述W由设定的热敏电阻阻值决定；3)叠放第一枚印刷有内电极图形的生坯膜片组成的第一印刷有内电极图形的生 坯膜片层；4)叠放由N2{ > 1的正整数}枚空白生坯膜片组成的中间隔层，所述N2由设定的 热敏电阻阻值决定；5)叠放第二枚印刷有内电极图形的生坯膜片组成的第二印刷有内电极图形的生 坯膜片层；6)叠放由N3{彡1的正整数}枚有填充通孔的生坯膜片组成的一层上引出端，所 述N3由设定的热敏电阻阻值决定。本专利技术的立式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以 下进一步的技术方案予以解决。所述空白生坯膜片由包括过渡金属氧化物混合粉料的浆料流延、烘干成型。所述印刷有内电极的生坯膜片，是采用导电银浆在所述空白生坯膜片表面印刷有 设定面积的内电极图形的生坯膜片。所述导电银浆是掺有钯的银浆料，所述钯与所述银的质量比为(0 0. 1。所述有填充通孔的生坯膜片，是采用激光在所述空白生坯膜片上开有通孔且采用 所述导电银浆填充通孔的生坯膜片，所述通孔与叠层压合的所述印刷有内电极图形的生坯 膜片的内电极图形中心重合。所述内电极是圆形片内电极，所述内电极的面积由设定的NTC热敏电阻阻值决定。优选的是，所述N3 = Nl。本专利技术的立式结构的低阻值片式负温度系数热敏电阻制造方法技术问题通过以 下再进一步的技术方案予以解决。所述印刷有切割尺寸线的生坯膜片，是依据产品的设计尺寸要求用普通内电极银 浆在所述空白生坯膜片表面印刷有切割尺寸线的生坯膜片，所述普通内电极银浆是包括银 粉颗粒、粘合剂、增塑剂、高沸点溶剂以及流变助剂的银浆。所述热敏电阻芯片制作方法，还包括切割步骤，所述切割步骤是在所述五层叠片 坯体通过等静压处理后进行叠层焙烧前采用轧刀或滚刀方式按照所述生坯膜片的切割尺 寸线将所述五层叠片坯体切割成单个独立的产品生坯。本专利技术与现有技术对比的有益效果是本专利技术的NTC热敏电阻芯片是叠层片式NTC热敏电阻芯片，由生胚膜片、两枚印刷 有内电极图形的生坯膜片和有填充通孔的生坯膜片叠层压合成的五层叠片结构，有填充通 孔的生坯膜片组成引出端，切割之后的产品呈现立式结构，通过设定内电极面积，以及增加 或减少中间隔层的总厚度，可以灵活调整多层叠片式NTC热敏电阻的阻值在低阻值范围。 适用于制造长度为0. 5 10. 0mm、宽度为0. 25 8. 00mm、厚度为0. 25 8. 00mm、阻值为 1Ω 10ΚΩ的低阻值多层叠片式NTC热敏电阻。附图说明图1是本专利技术具体实施方式的空白生坯膜片示意图；图2是本专利技术具体实施方式的印刷有内电极图形的生坯膜片示意图；图3是本专利技术具体实施方式的印刷有切割尺寸线的生坯膜片示意图；图4是本专利技术具体实施方式的有填充通孔的生坯膜片示意图；图5是本专利技术具体实施方式的端电极电镀后的单个独立产品示意图。具体实施例方式下面结合具体实施方式并对照附图对本专利技术进行说明。一种如图1 5所示的立式结构的低阻值片式负温度系数热敏电阻，采用印制线 路板工艺制成表面贴装型结构，包括NTC热敏电阻芯片和端电极5。其制作方法包括NTC热 敏电阻芯片制作方法和端电极制作方法。NTC热敏电阻芯片制作方法包括五层叠片坯体的制作，其自下而上依次叠片的步 骤如下；1)叠放一枚印刷有切割尺寸线的生坯膜片3 ；2)叠放由附=5枚有填充通孔的生坯膜片4组成的一层下引出端，Nl = 5由设 定的热敏电阻阻值决定；3)叠放第一枚印刷有内电极图形的生坯膜片2组成的第一印刷有内电极图形的 生坯膜片层；4)叠放由N2 = 3枚空白生坯膜片1组成的中间隔层，N2 = 3由设定的热敏电阻 阻值决定；5)叠放第二枚印刷有内电极图形的生坯膜片2组成的第二印刷有内电极图形的 生坯膜片层；6)叠放由N3 = 5枚有填充通孔的生坯膜片4组成的一层下引出端，N3 = 5由设 定的热敏电阻阻值决定。空白生坯膜片1由包括过渡金属氧化物混合粉料的浆料流延、本文档来自技高网...
【技术保护点】
１．一种立式结构的低阻值片式负温度系数热敏电阻，采用印制线路板工艺制成表面贴装型结构，包括ＮＴＣ热敏电阻芯片和端电极，其特征在于：所述ＮＴＣ热敏电阻芯片是叠层片式ＮＴＣ热敏电阻芯片，其坯体是由生胚膜片、印刷有内电极图形的生坯膜片和有填充通孔的生坯膜片叠层压合成的五层叠片坯体，所述五层叠片坯体自下而上依次为；一枚印刷有切割尺寸线（ｍａｒｋ）的生坯膜片；由Ｎ１｛≥１的正整数｝枚有填充通孔的生坯膜片组成的一层下引出端，所述Ｎ１由设定的热敏电阻阻值决定；第一枚印刷有内电极图形的生坯膜片组成的第一印刷有内电极图形的生坯膜片层；由Ｎ２｛≥１的正整数｝枚空白生坯膜片组成的中间隔层，所述Ｎ２由设定的热敏电阻阻值决定；第二枚印刷有内电极图形的生坯膜片组成的第二印刷有内电极图形的生坯膜片层；由Ｎ３｛≥１的正整数｝枚有填充通孔的生坯膜片组成的一层上引出端，所述Ｎ３由设定的热敏电阻阻值决定。
【技术特征摘要】
【专利技术属性】
技术研发人员：康建宏，包汉青，潘士宾，冷东，贾广平，
申请(专利权)人：深圳顺络电子股份有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。