本发明专利技术的目的在于提供一种能够抑制沟道长度的偏差的半导体装置的结构及其制造方法。本发明专利技术的半导体装置的制造方法包括：工序(a)，利用同一掩模，对应该成为SiC半导体层(1、2)的杂质注入区域(3)的区域和应该成为标记区域的区域进行蚀刻，形成凹部；工序(b)，利用与工序(a)相同的掩模，对应该成为杂质注入区域(3)的区域和应该成为标记区域的区域的凹部，从相对于SiC半导体层(1、2)的表面至少倾斜的方向进行离子注入；工序(c)，将应该成为杂质注入区域(3)的区域或者应该成为标记区域的区域的凹部作为基准，进行其他掩模的定位，对包含杂质注入区域(3)的区域进行阱注入。
【技术实现步骤摘要】
本专利技术涉及具有标记区域(mark region)和源极区域的结构的半导体装置、特别 是使用了碳化硅的。
技术介绍
碳化硅的绝缘击穿电场约为硅的绝缘击穿电场的10倍，碳化硅的带隙约为硅的 带隙的3倍。因此，使用了碳化硅的功率器件与使用了当前所使用的硅的功率器件相比， 具有如下特征能够以低电阻在高温下进行动作。特别是，对于使用了碳化硅的MOSFET或 IGBT来说，在相同的耐压下与使用了硅的MOSFET或IGBT相比的情况下，非常期待通常时以 及开关时的损失变小，提出了各种制造方法(例如，参考专利文献1)。在该使用了碳化硅的MOSFET中，沟道电阻占据了与通电时的损失相关的导通电 阻中的一半。沟道电阻取决于由图1所示的P阱区域和源极区域的位置关系决定的沟道长 度Lch，当在形成P阱区域或源极区域的工序中由于发生掩模偏移而使Lch发生偏差时，存 在由于芯片面内的局部的电流集中而使芯片破坏的危险。因此，如何精度良好地控制沟道 长度Lch成为重要课题。在使用了碳化硅的MOSFET的以往的制造工艺中，在晶片工艺的初始，形成成为照 片制版中的掩模对准(mask alignment)的基准的标记区域。然后，将标记区域作为基准进 行掩模对准，形成P阱区域。进而，将标记区域作为基准进行掩模对准，形成η型的源极区 域，进而，将阱接触区域形成在源极区域的中央。之后也同样地将标记区域作为基准进行掩 模对准，形成电极结构。专利文献1 日本特开2000-164525号公报在以往的使用了碳化硅的MOSFET的制造工艺中，最初利用蚀刻形成标记区域，将 标记区域作为基准，进行P阱区域或源极区域的掩模对准。因此，存在如下问题在各工序 中反复发生掩模对准的偏移，从而沟道长度Lch的偏差变大。
技术实现思路
因此，本专利技术是鉴于上述问题而提出的，其目的在于提供一种抑制沟道长度的偏 差的SiC半导体装置的结构及其制造方法。本专利技术的SiC半导体装置具有SiC半导体层；阱区域，选择性地形成在SiC半导 体层的表面；杂质注入区域，选择性地形成在阱区域的表面，其特征在于，杂质注入区域在 其表面的除了端部附近区域之外的区域形成有凹部，端部附近区域成为向半导体层的上表 面方向弯曲的钩形形状。本专利技术的第一 SiC半导体装置的制造方法，包括工序(a)，利用同一掩模，对应 该成为SiC半导体层的杂质注入区域的区域和应该成为标记区域的区域进行蚀刻，形成凹 部；工序(b)，利用与工序(a)相同的掩模，对应该成为杂质注入区域的区域和应该成为标 记区域的区域的凹部，从相对于SiC半导体层的表面至少倾斜的方向进行离子注入；工序(C)，将应该成为杂质注入区域的区域或者应该成为标记区域的区域的凹部作为基准，进行 其他掩模的定位，对包含杂质注入区域的区域进行阱注入。本专利技术的第二 SiC半导体装置的制造方法工序，包括工序(a)，利用同一掩模，对 应该成为SiC半导体层的杂质注入区域的区域和应该成为标记区域的区域，从相对于SiC 半导体层的表面至少倾斜的方向进行离子注入；工序(b)，利用与工序(a)相同的掩模，利 用蚀刻将应该成为杂质注入区域的区域和应该成为所述标记区域的区域的离子注入区域 除去一部分，形成凹部；工序(c)，将应该成为杂质注入区域的区域或者应该成为标记区域 的区域的凹部作为基准，进行其他掩模的定位，对包含杂质注入区域的区域进行阱注入。本专利技术的第三SiC半导体装置的制造方法，包括工序(a)，利用选择比小于SiC 半导体层的同一掩模，对应该成为SiC半导体层的杂质注入区域的区域和应该成为标记区 域的区域进行蚀刻，形成凹部；工序(b)，利用与工序(a)相同的掩模，对应该成为杂质注入 区域的区域和应该成为标记区域的区域的凹部，进行离子注入；工序(c)，将应该成为杂质 注入区域的区域或者应该成为标记区域的区域的凹部作为基准，进行其他掩模的定位，对 包含杂质注入区域的区域进行阱注入。本专利技术的第四SiC半导体装置的制造方法，包括工序(a)，利用开口部为锥形形 状的同一掩模，对应该成为SiC半导体层的杂质注入区域的区域和应该成为标记区域的区 域，进行离子注入；工序(b)，利用与工序(a)相同的掩模，利用蚀刻将应该成为杂质注入区 域的区域和应该成为标记区域的区域的离子注入区域除去一部分，形成凹部；工序(c)，将 应该成为杂质注入区域的区域或者应该成为标记区域的区域的凹部作为基准，进行其他掩 模的定位，对包含杂质注入区域的区域进行阱注入。本专利技术的SiC半导体装置具有SiC半导体层、选择性地形成在SiC半导体层的表 面的阱区域、选择性地形成在阱区域的表面的杂质注入区域，其中，杂质注入区域在其表面 的除了端部附近区域之外的区域形成有凹部，端部附近区域成为向半导体层的上表面方向 弯曲的钩形形状。由此，能够在阱区域的表面均一地形成反转层。本专利技术的第一 SiC半导体装置的制造方法，包括工序(a)，利用同一掩模，对应 该成为SiC半导体层的杂质注入区域的区域和应该成为标记区域的区域进行蚀刻，形成凹 部；工序(b)，利用与工序(a)相同的掩模，对应该成为杂质注入区域的区域和应该成为标 记区域的区域的凹部，从相对于SiC半导体层的表面至少倾斜的方向进行离子注入；工序 (c)，将应该成为杂质注入区域的区域或者应该成为标记区域的区域的凹部作为基准，进行 其他掩模的定位，对包含杂质注入区域的区域进行阱注入。利用同一掩模对杂质注入区域 和标记区域进行蚀刻，从而能够相对于标记区域不位置偏移地形成杂质注入区域，能够抑 制沟道长度的偏差。另外，从倾斜方向进行离子注入，从而在凹部的侧面也能够形成源极区 域，能够在阱区域的表面均一地形成反转层。本专利技术的第二 SiC半导体装置的制造方法，包括工序(a)，利用同一掩模，对应该 成为SiC半导体层的杂质注入区域的区域和应该成为标记区域的区域，从相对于SiC半导 体层的表面至少倾斜的方向进行离子注入；工序(b)，利用与工序(a)相同的掩模，利用蚀 刻将应该成为杂质注入区域的区域和应该成为所述标记区域的区域的离子注入区域除去 一部分，形成凹部；工序(c)，将应该成为杂质注入区域的区域或者应该成为标记区域的区 域的凹部作为基准，进行其他掩模的定位，对包含杂质注入区域的区域进行阱注入。利用同一掩模对杂质注入区域和标记区域进行蚀刻，从而能够相对于标记区域不位置偏移地形成 杂质注入区域，能够抑制沟道长度的偏差。另外，从倾斜方向进行离子注入，从而在凹部的 侧面也能够形成杂质注入区域，能够在阱区域的表面均一地形成反转层。进而，在杂质注入 区域的形成中，进行离子注入之后进行蚀刻，所以，杂质注入区域能够不受蚀刻的影响且无 偏差地形成。本专利技术的第三SiC半导体装置的制造方法，包括工序(a)，利用选择比小于SiC 半导体层的同一掩模，对应该成为SiC半导体层的杂质注入区域的区域和应该成为标记区 域的区域进行蚀刻，形成凹部；工序(b)，利用与工序(a)相同的掩模，对应该成为杂质注入 区域的区域和应该成为标记区域的区域的凹部，进行离子注入；工序(c)，将应该成为杂质 注入区域的区域或者应该成为标记区域的区域的凹部作为基准，进行其他掩模的定位，对 包含杂质注入区域的区域进行阱注入。使用选择比小于本文档来自技高网...
【技术保护点】
１．一种ＳｉＣ半导体装置，具有：ＳｉＣ半导体层；阱区域，选择性地形成在所述ＳｉＣ半导体层的表面；杂质注入区域，选择性地形成在所述阱区域的表面，其特征在于，所述杂质注入区域在其表面的除了端部附近区域之外的区域形成有凹部，所述端部附近区域是向所述半导体层的上表面方向弯曲的钩形形状。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：土屋范晃，樽井阳一郎，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。