一种多模结构重复控制器及控制方法技术

本发明专利技术公布了一种多模结构重复控制器及控制方法，所述控制器包括以并联方式组合的n个子重复控制器模块组和一个加法环，其中第i(i=0,1,…,n-1)个子重复控制器模块组用于实现对(±nk+i)次谐波的无静差跟踪或消除；每个子重复控制器模块组包括一个重复控制增益模块、一个指数增益模块、一个时间延迟模块和二个加法环。所述控制方法为，根据谐波幅值分布的具体情况，分别调节各类谐波所对应的子重复控制器模块组中的重复控制增益，从而实现系统快速无静差跟踪或消除的目的。为提高控制系统稳定性和抗干扰能力，还给出了加入阻尼增益系数和滤波器的改进的多模结构重复控制器以满足实际应用的要求。

【技术实现步骤摘要】

本专利技术提出了，用于根据谐波幅值的分布规律，单独灵活地调节各类谐波所对应的增益系数，从而实现系统快速无静差跟踪或消除的目的，属于工业控制的重复控制器领域。
技术介绍
多年来，周期性信号的跟踪和扰动抑制补偿问题一直是众多研究人员关注的课题，而基于内模原理的重复控制就是一种十分有效的控制手段。一般的重复控制器采用延迟时间τ为Τ。的延迟环节来构造基波周期为Τ。的周期信号的内模，并将之嵌入控制回路中，从而能够对该种周期性信号(包括正弦基波及其各次谐波)实施静态无差跟踪控制或扰动消除，但是无法根据各类谐波幅值分布的规律单独灵活的调节各类谐波所对应的增益，实际当中重复控制器多以数字方式实现该周期性信号的内模，其所占用的内存单元数目至少为N(其中N = T。/Ts为整数，Ts为采样时间)。然而在实际应用中，需要跟踪或消除的各类谐波幅值的分布并不是均勻的，例如三相整流负载给电源系统所造成的谐波污染大部分集中于6k士 l(k= 1，2，...)次谐波频率处，其他谐波频率处的谐波幅值则很小。若采用一般的重复控制器来消除这类谐波，会出现周期性扰动消失非常缓慢的现象，往往无法满足实际系统对控制性能的要求。若能提出新的重复控制器，根据谐波幅值的分布规律，单独灵活地调节各类谐波所对应的增益系数，并通过改造控制器中信号的内模，将其最大控制延迟时间缩短，将能够大大提高系统消除扰动的速度。因此仍有必要对重复控制技术做进一步的研究。
技术实现思路
技术问题本专利技术的目的是提出一种多模结构重复控制器，该重复控制器由η个子重复控制器模块组以并联相加方式组成，其中各子重复控制器模块组分别用于不同的特定类谐波的无静差跟踪或消除，从而可根据各类谐波幅值分布的具体情况，单独调节相应的子重复控制器模块组的重复控制增益系数，通过并行计算的方式达到更快实现系统无静差跟踪或消除的目的。技术方案本专利技术为实现上述目的，采用如下技术方案本专利技术的一种多模结构重复控制器，包括以并联相加方式组合而成的η个子重复控制器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块组的输入端，每个子重复控制器模块组的输出端接加法环的输入端；每个子重复控制器模块组都包括重复控制增益模块、指数增益模块、时间延迟模块和二个加法环，其中重复控制增益模块的输入端作为对应子重复控制器模块组的输入端，重复控制增益模块的输出端和时间延迟模块的输出端接第一加法环的输入端，第一加法环的输出端和时间延迟模块的输出端接第二加法环的输入端，第一加法环的输出端同时串接指数增益模块后接时间延迟模块的输入端，第二加法环的输出端作为对应子重复控制器模块组的输出端，其中η为大于O 的自然数。所 述时间延迟模块的输出端分别串接滤波器，所述时间延迟模块分别带有阻尼增益系数。所述时间延迟模块为模拟或数字时间延迟模块。一种多模结构重复控制器的控制方法如下子重复控制器模块组将这种多模结构重复控制器的输入量经过子重复控制器模块组的信号调理得到子重复控制器模块组的输出量，实现(士nk+i)次谐波的无静差跟踪或消除，i = 0，1，. . .，n-1，i为第i个子重复控制器模块组；加法环将η个子重复控制器模块组的输出量相加后输出，实现全部谐波的无静差跟踪或消除。所述每个子重复控制器模块组的信号调理方法如下重复控制增益模块将这种多模结构重复控制器的输入量经过重复控制增益得到重复控制增益模块的输出量；第一加法环将重复控制增益模块的输出量与时间延迟模块的输出量相加得到指数增益模块的输入量和第二加法环的输入量；第二加法环将第一加法环的输出量与时间延迟模块的输出量相加得到对应子重复控制模块组的输出量；指数增益模块将第一加法环的输出量经过指数增益得到指数增益模块的输出量；时间延迟模块将指数增益模块输出量延迟输出。所述时间延迟模块为模拟或数字时间延迟模块，则所述重复控制器传递函数如下权利要求1.一种多模结构重复控制器，其特征在于包括以并联相加方式组合而成的η个子重复控制器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块组的输入端，每个子重复控制器模块组的输出端接加法环的输入端；每个子重复控制器模块组都包括重复控制增益模块、指数增益模块、时间延迟模块和二个加法环，其中重复控制增益模块的输入端作为对应子重复控制器模块组的输入端，重复控制增益模块的输出端和时间延迟模块的输出端接第一加法环的输入端，第一加法环的输出端和时间延迟模块的输出端接第二加法环的输入端，第一加法环的输出端同时串接指数增益模块后接时间延迟模块的输入端，第二加法环的输出端作为对应子重复控制器模块组的输出端，其中η为大于O 的自然数。2.根据权利要求1所述的一种多模结构重复控制器，其特征在于所述时间延迟模块的输出端分别串接滤波器，所述时间延迟模块分别带有阻尼增益系数。3.根据权利要求1或2所述的一种多模结构重复控制器，其特征在于所述时间延迟模块为模拟或数字时间延迟模块。4.一种基于权利要求1所述的一种多模结构重复控制器的控制方法，其特征在于所述方法如下子重复控制器模块组将多模结构重复控制器的输入量经过子重复控制器模块组的信号调理得到子重复控制器模块组的输出量，实现(士nk+i)次谐波的无静差跟踪或消除，i =0，1，. . .，n-1，i为第i个子重复控制器模块组；加法环将η个子重复控制器模块组的输出量相加后输出，实现全部谐波的无静差跟踪或消除。5.根据权利要求4所述的一种多模结构重复控制器的控制方法，其特征在于所述每个子重复控制器模块组的信号调理方法如下重复控制增益模块将这种多模结构重复控制器的输入量经过重复控制增益得到重复控制增益模块的输出量；第一加法环将重复控制增益模块的输出量与时间延迟模块的输出量相加得到指数增益模块的输入量和第二加法环的输入量；第二加法环将第一加法环的输出量与时间延迟模块的输出量相加得到对应子重复控制模块组的输出量；指数增益模块将第一加法环的输出量经过指数增益得到指数增益模块的输出量；时间延迟模块将指数增益模块输出量延迟输出。6.根据权利要求4和5所述的一种多模结构重复控制器的控制方法，其特征在于所述时间延迟模块为模拟或数字时间延迟模块，则所述重复控制器传递函数如下7.根据权利要求6所述的一种多模结构重复控制器的控制方法，其特征在于所述时间延迟模块为模拟时间延迟模块时，重复控制器中第i个子重复控制器模块组即第i个内模的传递函数可改写如下8.根据权利要求6所述的一种多模结构重复控制器的控制方法，其特征在于所述时间延迟模块的输出端分别串接滤波器Qi 0进行滤波，所述时间延迟模块分别带有阻尼增益系数Ki,则其重复控制器传递函数如下全文摘要本专利技术公布了，所述控制器包括以并联方式组合的n个子重复控制器模块组和一个加法环，其中第i(i=0,1,…,n-1)个子重复控制器模块组用于实现对(±nk+i)次谐波的无静差跟踪或消除；每个子重复控制器模块组包括一个重复控制增益模块、一个指数增益模块、一个时间延迟模块和二个加法环。所述控制方法为，根据谐波幅值分布的具体情况，分别调节各类谐波所对应的子重复控制器模块组中的重复控制增益，从而实现系统快速无静差跟踪或消除的目的。为提高控制系统稳定性和抗干扰能力，还给出了加入阻尼增益系数和滤波本文档来自技高网...

【技术保护点】
１．一种多模结构重复控制器，其特征在于包括以并联相加方式组合而成的ｎ个子重复控制器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块组的输入端，每个子重复控制器模块组的输出端接加法环的输入端；每个子重复控制器模块组都包括重复控制增益模块、指数增益模块、时间延迟模块和二个加法环，其中重复控制增益模块的输入端作为对应子重复控制器模块组的输入端，重复控制增益模块的输出端和时间延迟模块的输出端接第一加法环的输入端，第一加法环的输出端和时间延迟模块的输出端接第二加法环的输入端，第一加法环的输出端同时串接指数增益模块后接时间延迟模块的输入端，第二加法环的输出端作为对应子重复控制器模块组的输出端，其中ｎ为大于０的自然数。

【技术特征摘要】

【专利技术属性】
技术研发人员：卢闻州，周克亮，
申请(专利权)人：东南大学，
类型：发明
国别省市：84