设有锡扩散抑制层的半导体装置及其制造方法制造方法及图纸

一种半导体装置，在配线(7)的焊接区上方设有锡扩散抑制层(12)，在该锡扩散抑制层(12)上方设有焊球(13)。从而，即使该半导体装置为处理大电流的电源IC等，也能够通过锡扩散抑制层(12)的存在而进一步抑制焊球(13)中的锡向配线(7)扩散。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
根据W02003/012863号公报，已知在设于半导体基板上的配线的焊接区(land)上设有焊球。此时，在由铜构成的配线的焊接区上表面，为了降低接触电阻、促进焊料的反应性，而设有由镍等构成的镀膜、且在该镀膜的上表面设有焊球。另外，虽然在W02003/012863号公报中没有关于镀膜的形成方法的记载，但是，由于将配线的焊接区以外的部分用涂覆膜(overcoat film)覆盖，在与配线的焊接区相对应部分的、形成于涂覆膜的开口部中的配线的焊接区上表面，形成厚度比涂覆膜厚度薄的镀膜，因此，认为镀膜通过无电解镀而形成。若焊球中的锡一直扩散到由铜构成的配线的内部，则由于在配线中形成由锡和铜构成的较脆的合金层或产生空隙，从而易于发生断线等情况。因此，若在配线的焊接区上表面形成由镍等构成的镀膜，则镀膜作为锡扩散抑制层而发挥作用。但是，对于处理大电流的电源IC等的半导体装置来说，由于电迁移现象而使得焊球中的锡向配线内部的扩散速度变得非常快。另一方面，若通过无电解镀而进行镀膜的形成，则由于无电解镀的特性而使得镀膜厚度比较薄，即使厚也不足5 μ m。并且，在溅射的情况下，则厚度为2000~5000A (0.2 0.5μπι)的程度。因此，对于处理大电流的电源IC等的半导体装置来说，即使在配线的焊接区上表面通过无电解镀形成镀膜，也存在锡扩散抑制功能不足的问题。
技术实现思路
因此，本专利技术的目的在于，提供一种半导体装置及其制造方法，能够进一步抑制焊球中的锡向其下的金属层及配线扩散，并且能够进一步缓和施加于焊球的应力。根据本专利技术的一实施方式，提供一种半导体装置，其特征在于，具有半导体基板；配线，经由绝缘膜而设于所述半导体基板上；锡扩散抑制层，设于所述配线的上方；和焊料凸块，设于所述锡扩散抑制层上，所述锡扩散抑制层的熔点比所述焊料凸块的熔点高。根据本专利技术的另一实施方式，提供一种半导体装置，其特征在于，具有半导体基板；配线，经由绝缘膜而设于所述半导体基板上；锡扩散抑制层，设于所述配线上；氧化抑制层，设于所述锡扩散抑制层上；和焊料凸块，搭载于所述氧化抑制层上，所述氧化抑制层在所述焊料凸块搭载前被覆膜。根据本专利技术的另一实施方式，提供一种半导体装置的制造方法，其特征在于，在形成有配线的具有绝缘膜的半导体基板上的所述配线上，以规定的温度加热导电性膏，形成在所述规定温度下不发生再熔融的锡扩散抑制层，在所述锡扩散抑制层上形成焊球。根据本专利技术的另一实施方式，提供一种半导体装置的制造方法，其特征在于，在经由半导体基板上的绝缘膜而形成的配线用上部金属层的焊接区上，形成锡扩散抑制层，在所述锡扩散抑制层上形成抑制该锡扩散抑制层的氧化的氧化抑制层，在所述氧化抑制层上形成焊料凸块。附图说明图1是作为本专利技术的第1实施方式的半导体装置的平面图。图2是大致沿图1的II-II线的部分的剖视图。图3是图1及图2所示的半导体装置的制造方法的一例中、最初准备的结构的剖视图。图4是继图3的工序的剖视图。图5是继图4的工序的剖视图。图6是继图5的工序的剖视图。图7是继图6的工序的剖视图。图8是继图7的工序的剖视图。图9是继图8的工序的剖视图。图10是继图9的工序的剖视图。图11是继图10的工序的剖视图。图12是继图11的工序的剖视图。图13是作为本专利技术的第2实施方式的半导体装置的平面图。图14是大致沿图13的X IV-X IV线的部分的剖视图。图15是图13及图14所示的半导体装置的制造方法的一例中、最初准备结构的剖视图。图16是继图15的工序的剖视图。图17是继图16的工序的剖视图。图18是继图17的工序的剖视图。图19是继图18的工序的剖视图。图20是继图19的工序的剖视图。图21是继图20的工序的剖视图。图22是继图21的工序的剖视图。图23是继图22的工序的剖视图。图M是作为本专利技术的第3实施方式的半导体装置的剖视图。图25是作为本专利技术的第4实施方式的半导体装置的剖视图。具体实施例方式(第1实施方式)图1表示作为本专利技术第1实施方式的半导体装置的平面图，图2表示大致沿图1 的II-II线的部分的剖视图。该半导体装置，一般称为CSP(chipsiZe package，芯片尺寸封装)，具有平面方形的硅基板(半导体基板)1。在硅基板1的上表面形成有未图示的元件，例如晶体管、二极管、电阻、电容等元件，上述元件构成规定功能的集成电路。在硅基板 1的上表面周边部设有多个连接焊盘(connection pad) 2，该连接焊盘2与上述集成电路的各元件连接，由铝类金属等构成。在除硅基板1的周边部及连接焊盘2的中央部以外的硅基板1的上表面，设有由氧化硅等构成的钝化膜(绝缘膜)3，经由设于钝化膜3的开口部4使连接焊盘2的中央部露出。在钝化膜3的上表面设有由聚酰亚胺类树脂等构成的保护膜(绝缘膜幻。在与钝化膜3的开口部4对应部分的保护膜5处设有开口部6。在保护膜5的上表面设有多个配线7。配线7为基底金属层8与上部金属层9组成的2层结构，该基底金属层8由设于保护膜5的上表面的铜等构成，该上部金属层9由设于基底金属层8的上表面的铜构成。配线7的一端部经由钝化膜3及保护膜5的开口部4、 6连接于连接焊盘2。这里，如图1所示，配线7由连接于连接焊盘2的端部7a、平面圆形的焊接区7b、以及在两者间的引线部7c构成。并且，配线7的焊接区7b以矩阵状配置于保护膜5的上表面。在硅基板1的周边部上表面及包含配线7的保护膜5的上表面，在配线7的焊接区7b以外的部分设有涂覆膜10，该涂覆膜10由聚酰亚胺类树脂、阻焊剂(solder resist) 等构成。该状态下，在与配线7的焊接区7b对应的部分的涂覆膜10处，设有平面圆形的开 □部 11。在涂覆膜10的开口部11内的配线7的焊接区7b上表面处，以平面圆形而设有圆顶(dome)状的锡扩散抑制层12。锡扩散抑制层12由下述融点上升型的焊料形成，该融点上升型焊料在后述的回流时，在180°C 280°C的加热温度下熔融并固化，之后，在同样的 180°C 280°C的加热温度下不发生再熔融(remelted)，具体来说，由高铜含量的非共晶成分的锡铜类无铅焊料构成。在锡扩散抑制层12的上表面设有焊球(焊料凸块)13。焊球13由下述非融点上升型的焊料形成，该非融点上升型焊料在后述的回流时，在180°C 280°C的加热温度下熔融并固化，之后，在同样的180°C ^(TC的加热温度下再熔融，具体来说，由共晶成分的锡银类无铅焊料构成。接着，对该半导体装置的制造方法的一例进行说明。首先，如图3所示进行准备， 在晶片状态的硅基板(下面，称为半导体晶片21)的上表面形成由铝类金属等构成的多个连接焊盘2、由氧化硅等构成的钝化膜3及由聚酰亚胺类树脂等构成的保护膜5，并经由钝化膜3及保护膜5的开口部4、6使连接焊盘2的中央部露出。此时，半导体晶片21的厚度比图2所示的基板1的厚度更厚。另外，在图3中，符号22所示的区域为切割道。之后，将与切割道22及其两侧对应的部分的钝化膜3及保护膜5去除。7接着，如图4所示，在包括经由钝化膜3及保护膜5的开口部4、6而露出的连接焊盘2的上表面的、保护膜5的上表面，以及与切割道22及其两侧对应的部分的半导体晶片 21的上本文档来自技高网...

【技术保护点】
１．一种半导体装置，其特征在于，具备：半导体基板，具有连接焊盘；配线，连接于所述连接焊盘；锡扩散抑制层，含有焊料，设置于所述配线的上方；和焊料凸块，设置于所述锡扩散抑制层上，所述锡扩散抑制层的熔点比所述焊料凸块的熔点高。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：定别当裕康，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP