薄膜晶体管及其制造方法技术

本发明专利技术提供了一种薄膜晶体管(TFT)，所述TFT包括基底和在基底上的有源区域，该有源区域包括在有源区域的相对端处的源极区域和漏极区域、至少一个与源极区域或漏极区域相邻的轻掺杂区域、多个沟道区域和在所述多个沟道区域中的两个沟道区域之间的高掺杂区域。所述TFT包括在有源区域上的栅绝缘层和多栅电极，所述多栅电极包括在栅绝缘层上的多个栅电极，所述多个沟道区域设置在对应的栅电极下方，所述源极区域和漏极区域被设置为与所述多栅电极的最外部相邻。所述TFT包括在所述多栅电极上的第一层间绝缘层和源电极与漏电极，所述源电极与漏电极延伸通过第一层间绝缘层并与各自的源极区域和漏极区域接触。

【技术实现步骤摘要】

本专利技术涉及一种薄膜晶体管(TFT)，更具体地讲，涉及一种能够降低漏电流的TFT 以及制造该TFT的方法。
技术介绍
薄膜晶体管(TFT)可包括使用形成在绝缘支撑基底上的半导体薄膜制造的场效应晶体管。像其它场效应晶体管一样，TFT可具有，例如，三个端一栅极、漏极和源极。TFT 可用于开关操作。通过调节施加到栅极的电压以导通或截止在源极和漏极之间流动的电流来使用TFT以执行开关操作。TFT可用在传感器、存储器件、光学器件中，作为平板显示装置的开关单元和作为平板显示装置的驱动单元。
技术实现思路
因此，实施例涉及一种薄膜晶体管和一种制造薄膜晶体管的方法，其基本上克服了因现有技术的局限和不足而导致的一个或更多个问题。因此，实施例的特征提供了一种包括多栅电极、至少一个轻掺杂区域和至少一个高掺杂区域的薄膜晶体管。因此，实施例的另一特征提供了一种制造包括多栅电极、至少一个轻掺杂区域和至少一个高掺杂区域的薄膜晶体管的方法。通过提供包括基底的薄膜晶体管(TFT)，可明白上述和其它特征和优点中的至少一个。所述TFT可包括在基底上的有源区域，所述有源区域包括在有源区域的相对端处的源极区域和漏极区域、与源极区域或漏极区域相邻的至少一个轻掺杂区域、多个沟道区域和在所述多个沟道区域中的两个沟道区域之间的高掺杂区域。所述TFT可包括在有源区域上的栅绝缘层、包括在栅绝缘层上的多个栅电极的多栅电极，所述多个沟道区域设置在对应的栅电极下方，所述源极区域和漏极区域被设置为与所述多栅电极的最外部相邻。所述 TFT可包括在所述多栅电极上的第一层间绝缘层以及源电极和漏电极，所述源电极延伸通过第一层间绝缘层并与源极区域接触，所述漏电极延伸通过第一层间绝缘层并与漏极区域接触。所述TFT可包括与所述多栅电极的对应的栅电极叠置的高掺杂区域的一部分。所述TFT可包括包含与所述漏极区域相邻的第一轻掺杂区域的至少一个轻掺杂区域。所述 TFT还可包括包含与所述源极区域相邻的第二轻掺杂区域的至少一个轻掺杂区域。源极区域、漏极区域、高掺杂区域和所述至少一个轻掺杂区域可以是用ρ型掺杂剂掺杂的。源极区域、漏极区域、高掺杂区域和所述至少一个轻掺杂区域可以是用η型掺杂剂掺杂的。所述多栅电极可仅具有两个栅电极。所述多栅电极可包括三个栅电极。所述有源区域可包括多晶硅。一种有机发光装置可包括所述TFT。通过提供制造包括形成在基底上的有源层的薄膜晶体管(TFT)方法，也可明白上述和其它特征和优点中的至少一个。所述方法可包括在有源层上形成栅绝缘层；在栅绝缘层上形成保护层；通过使用保护层作为掩模以高掺杂浓度掺杂有源层来在有源层中形成源极区域、漏极区域和高掺杂区域。所述方法可包括在去除保护层和形成源极区域、漏极区域和高掺杂区域之后，在基底上形成多栅电极。所述方法可包括在有源层的由所述多栅电极暴露的未掺杂部分中形成至少一个轻掺杂区域；在形成所述至少一个轻掺杂区域之后， 在所述多栅电极上形成第一层间绝缘层；形成延伸通过第一层间绝缘层并与源极区域接触的源电极，并形成延伸通过第一层间绝缘层且与漏极区域接触的漏电极。所述制造TFT的方法可包括将高掺杂区域的一部分形成为与所述多栅电极中的对应的栅电极叠置。所述方法可包括将与有源层的形成至少一个轻掺杂区域的部分叠置的保护层的宽度形成为比与有源层的形成至少一个轻掺杂区域的所述部分相邻的栅电极的宽度宽。所述方法包括在基底和有源层之间形成基体层。本专利技术提供了一种薄膜晶体管(TFT)和一种制造该TFT的方法，其中，可降低漏电流并且可使迁移率和导通电流的损耗最小化。附图说明通过参照附图对示例性实施例进行的详细描述，上述和其它特征和优点对本领域技术人员来说将变得更加清楚，附图中图1示出了根据本专利技术实施例的薄膜晶体管(TFT)的剖视图；图2示出了图1的TFT的有源层的剖视图；图3示出了根据示例性实施例的TFT的剖视图；图4示出了示出有机发光装置的像素单元的电路图；图5A至图5E示出了制造根据示例性实施例的TFT的方法的剖视图；图6A至图6D示出了制造根据示例性实施例的TFT的方法的剖视图；图7A至图7C示出了示出根据示例性实施例和对比示例的漏电流Id和栅电压Vg 间关系的曲线图。具体实施例方式通过引用将于2010年3月15日在韩国知识产权局提交的名称为“Thin Film Transistor and Method of Manufacturing the Same”的第 10-2010—0022944号韩国专利申请全部包含于此。在下文中，现在将参照附图更充分地描述示例性实施例；然而，它们可被以不同的方式实施并不应被解释为限于这里阐述的实施例。相反，提供这些实施例将使得本公开是彻底的和完整的，并且将把本专利技术的范围传充分地递给本领域技术人员。在附图中，为了示出的清楚，可夸大层和区域的尺寸。应该理解的是，当层或元件被称为“在”另一层或基底“上”时，它可以直接在该另一层或基底上，或者也可存在中间层。 此外，应该理解的是，当层被称为“在”另一层“下方”时，它能够直接在该另一层下，或者也可存在一个或多个中间层。此外，应该理解的是，当层被称为“在”两层“之间”时，它可以仅在该两层之间，或者也可存在一个或更多个中间层。相同的标号始终表示相同的元件。可通过，例如，降低源极和漏极之间的漏电流、增加电荷载流子的迁移率和增加导通电流来改善TFT的驱动力。为了降低TFT的漏电流，例如，可选择轻掺杂区域和/或多栅极结构。在包括轻掺杂漏极(LDD)的TFT中，当电压Vgs增加时，漏电流可增加(例如，产生增加的漏电流拖尾(tail)现象)。在包括多栅极结构的TFT中，可降低最小漏电流。当 LDD结构和多栅极结构都被用在TFT中时，可减小漏电流拖尾现象和漏电流的最小值。然而，电荷载流子的迁移率和导通电流也会降低，这在驱动内电路中会产生问题。在下文中，将参照附图描述示例性实施例。图1示出了根据示例性实施例的薄膜晶体管(TFT)的剖视图，图2示出了图1的TFT的有源层的剖视图。参照图1和图2，TFT 可包括形成在基底100上的基体层102。基底100可由，例如，玻璃、石英、塑料、硅、陶瓷、金属或其它合适的材料形成。基体层102可用于，例如，平坦化工艺步骤。基体层102可降低和/或防止杂质渗透到置于上方的有源区域中。基体层102可具有绝缘性能。例如，当使用包括移动离子的基底或导电基底时，基体层102可用于基底100与置于上方的层之间的绝缘。基体层102可包括，例如， 氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)等材料中的至少一种。基体层102可包括 SiO2层、SiNx层、SiOxNy层及其各种组合中的至少一种。在示例性实施例中，可省略基体层 102。参照图1和图2，有源区域可包括，例如，源极区域104a、漏极区域104d、沟道区域 104g、104h和104i、轻掺杂区域l(Me和104f及高掺杂区域104b和l(Mc。有源层104可直接形成在基体层102上或者在省略基体层102的实施例中可直接形成在基底100上。有源区域可以是包括多个不同部分的单个并连续的层。有源区域可形成在设置于基底100上的有源层104中。有源层104可以是单个并连续的层。形成有源区域的部分可以本文档来自技高网...

【技术保护点】
１．一种薄膜晶体管，所述薄膜晶体管包括：基底；有源区域，在基底上并包括在有源区域的相对端处的源极区域和漏极区域、与源极区域或漏极区域相邻的至少一个轻掺杂区域、多个沟道区域和在所述多个沟道区域中的两个沟道区域之间的高掺杂区域；栅绝缘层，在有源区域上；多栅电极，包括在栅绝缘层上的多个栅电极，所述多个沟道区域设置在对应的栅电极下方，所述源极区域和漏极区域被设置为与所述多栅电极的最外部相邻；第一层间绝缘层，在所述多栅电极上；源电极和漏电极，所述源电极延伸通过第一层间绝缘层并与源极区域接触，所述漏电极延伸通过第一层间绝缘层并与漏极区域接触。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李卓泳，朴炳建，郑胤谟，朴种力，李东炫，李基龙，徐晋旭，郑珉在，孙榕德，苏炳洙，朴承圭，李吉远，郑在琓，
申请(专利权)人：三星移动显示器株式会社，
类型：发明
国别省市：KR