【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路，更具体而言，涉及一种在半导体装置中用于切断半导体集成电路的电熔丝并检测电熔丝是否被切断的电路(下文中称之为“E熔丝检测电路”)。
技术介绍
在半导体集成电路中，利用熔丝来修复失效的单元、储存芯片标识和向半导体装置中提供各种模式信号。熔丝可以分为激光熔断型(laser blowing type)和电熔断型 (electricalblowing type)。在利用激光光束的熔断型熔丝中，由于邻近的熔丝线有可能受到激光光束辐射的影响，因此要求熔丝彼此之间至少要间隔预定的距离。因此，在高集成的半导体电路中，可能会降低布图的效率。另一方面，在电熔断型熔丝中，向熔丝连接施加编程电流使得熔丝连接因 EM(electromigration，电迁移)效应和焦耳加热(Joule Heating)而熔断。这种电熔断型熔丝甚至可以在封装工序之后使用，称为电熔丝。电熔丝可以进一步被划分为反熔丝型和E熔丝型。反熔丝被配置成晶体管型。在反熔丝中，向栅电极和衬底施加高电压使得栅氧化物层断裂。E熔丝被配置成电容器型。在E熔丝中，在两个电极之间施加大电流使得电容器氧化物层断裂。附图说明图1是现有的熔丝电路的电路图。参见图1，E熔丝电路10包括E熔丝F、开关晶体管20和放大单元30。E熔丝F和开关晶体管20彼此电连接并耦合在第一电压源VpowerH与第二电压源 VpowerL之间。放大单元30耦合至E熔丝F与开关晶体管20之间的耦合节点。如果切断信号A输入至开关晶体管20，则利用具有能够使E熔丝F断裂的电压电平的第一电压源VpowerH的电压，对E熔丝F和开...
【技术保护点】
１．一种熔丝电路，包括：电熔丝，所述电熔丝耦合至第一电压源；低电阻提供单元，所述低电阻提供单元耦合至所述电熔丝并具有能够被击穿的结；以及开关单元，所述开关单元耦合在所述低电阻提供单元与第二电压源之间。
【技术特征摘要】
2010.03.26 KR 10-2010-00272031.一种熔丝电路，包括电熔丝，所述电熔丝耦合至第一电压源；低电阻提供单元，所述低电阻提供单元耦合至所述电熔丝并具有能够被击穿的结；以及开关单元，所述开关单元耦合在所述低电阻提供单元与第二电压源之间。2.如权利要求1所述的熔丝电路，其中，所述低电阻提供单元包括NMOS晶体管，在所述 NMOS晶体管中，在漏区与体区之间发生击穿。3.如权利要求2所述的熔丝电路，其中，所述开关单元包括NMOS晶体管，所述NMOS晶体管在熔丝断裂信号被使能时将所述低电阻提供单元的体区的电压传送至所述第二电压源。4.如权利要求1所述的熔丝电路，其中，在输出节点与所述电熔丝和所述低电阻提供单元的耦合节点之间，设置有被配置为锁存所述耦合节点的电压的锁存单元和被配置为缓冲所述锁存单元的输出信号的放大单元。5.一种熔丝电路，包括具有能够被击穿的结的晶体管，所述能够被击穿的结作为使熔丝电断裂的电流的路径。6.如权利要求5所述的熔丝电路，其中，所述熔丝耦合在所述具有能够被击穿的结的晶体管的漏区与第一电压源之间。7.如权利要求6所述的熔丝电路，还包括开关单元，所述开关单元被配置为被施加有来自所述具有能够被击穿的结的晶体管的电流，并将所施加的电流放电至第二电压源。8.如权利要求7所述的熔丝电路，其中，所述第一电压源具有泵浦电压的电平。9.如权利要求7所述的熔丝电路，其中，所述第二电压源具有衬底偏压的电平。10.一种操作熔丝电路的方法，所述熔丝电路包括熔丝，所述熔丝与第一电压源耦合；低电阻提供单元，所述低电阻提供单元与所述熔丝耦合，并由MOS晶体管构成；以及开关单元，所述开关单元与所述低电阻提供单元耦合，并被配置为响应于熔丝断裂信号...
【专利技术属性】
技术研发人员：崔俊基，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。