栅极结构的制造方法技术

本发明专利技术涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。本发明专利技术的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此维持此元件的效能。

【技术实现步骤摘要】

本专利技术涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。
技术介绍
随着技术节点缩小化，许多集成电路的设计亟望将一般的多晶硅栅极电极取代成金属栅极电极，以改善具降低构造尺寸的元件效能。在形成金属栅极结构的工艺中，最终的栅极结构是在最后形成，称做“后栅极”工艺，其允许降低后续工艺的数目，包括必须在形成栅极之后所实施的高温工艺。此外，随着晶体管的尺寸降低，栅极氧化物的厚度也必须降低，以维持降低栅极长度的元件效能。为了能够降低栅极漏电流，也使用高介电常数的栅极介电层，其允许较大的物理厚度，而仍然能维持如同在较大技术结点中所使用较薄的栅极氧化层所能提供的相同有效厚度。然而，于互补式金属-氧化物-半导体(CMOS)装置的制造中，实施此构造和工艺仍具有许多挑战。随着栅极长度和元件之间的间距降低，这些问题变得更加严重。例如，于 “后高介电常数”介电层的制造过程中，在“后栅极”工艺中最终的高介电常数介电层是最后才制作，轻掺杂源极/漏极(LDD)区域的外缘可能从金属栅极电极的外缘偏移。图1显示借由“后高介电常数”介电层工艺所制造具传统栅极结构142的半导体装置100的剖面示意图。半导体装置100可形成于基板102的有源区域104上，其邻接隔离区域106。所述半导体装置100包括形成于基板102的有源区域104中的轻掺杂源极/ 漏极(LDD)区域122和源极/漏极(S/D)区域124，一栅极结构142包括一界面层143、一栅极介电层144和一栅极电极146依序地形成于基板102的上方。此外，栅极间隙子132、 接触蚀刻停止层134和层间介电层136可环绕此栅极结构142。由于此“后高介电常数”介电层工艺，导致LDD区域122的外缘12 通常从栅极电极146的外缘146e偏移X。若未避免此偏移的形成，则此偏移的距离可大到足以降低元件效能。有鉴于此，业界亟需改良的上述装置和栅极的形成方法。
技术实现思路
为克服上述现有技术的缺陷，于一实施例中，一种包括提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。于另一实施例中，一种包括提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；同步移除虚置氧化层和牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。本专利技术的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此可以消除如图1所示在LDD区域的外缘和栅极电极的外缘之间的偏移X，由此维持此元件的效能。为使本专利技术能更明显易懂，下文特举实施例，并配合附图，作详细说明如下 附图说明图1显示具传统栅极结构的半导体装置的剖面示意图。图2显示根据专利技术各种态样的的流程图。图3A显示根据本专利技术实施例的具有有源区域和隔离区域的基板，并且沉积及图案化一虚置氧化层和一虚置栅极电极层于基板上的剖面示意图。图:3B显示在基板的有源区域中形成轻掺杂源极和漏极(LDD)区域，并且形成牺牲层环绕虚置氧化层和虚置栅极电极层的剖面示意图。图3C显示使用各向异性干蚀刻工艺将虚置栅极构造的顶表面上的牺牲层的一部分移除的剖面示意图。图3D显示形成含氮介电层环绕牺牲层，以形成栅极间隙子，使源极/漏极(S/D) 区域偏移的剖面示意图。图3E显示形成一层间介电(ILD)层以环绕含氮介电层的剖面示意图。图3F显示从被牺牲层、栅极间隙子、接触蚀刻终止层及层间介电层所环绕的虚置栅极结构中移除虚置栅极电极的剖面示意图。图3G显示移除虚置氧化物层和牺牲层以形成一开口于含氮介电层中的剖面示意3H显示沉积一栅极介电层部分地填入开口中，以形成部分的栅极结构的剖面示意图。其中，附图标记说明如下100 半导体装置；102 基板；104 有源区域；106 隔离区域；122 轻掺杂源极/漏极(LDD)区域；122e LDD区域的外缘；124 源极/漏极(S/D)区域；132 栅极间隙子；134 接触蚀刻停止层；136 层间介电层；142 栅极结构；143 界面层；144 栅极介电层；146 栅极电极；146e 栅极电极的外缘；200 ；202-218 工艺步骤；300 半导体装置；302 基板；304 有源区域；306 隔离区域；312 虚置栅极构造；31 虚置栅极构造的侧壁表面；312b 虚置栅极构造的顶表面；314 虚置氧化层；316 虚置栅极电极；318 牺牲层；322 轻掺杂源极和漏极(LDD)区域；322e 栅极电极的外缘；324 LDD区域的外缘；332 含氮介电层；334 接触蚀刻终止层(CESL)；336 层间介电层；337 开口；338 开口；342 最终栅极结构；343 界面层；344 栅极介电层；346 栅极电极；346e 栅极电极的外缘。具体实施例方式以下以各实施例详细说明并伴随着附图说明的范例，做为本专利技术的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之， 值得注意的是，图中未示出或描述的元件，为本领域技术人员所知的形式，另外，特定的实施例仅为揭示本专利技术使用的特定方式，其并非用以限定本专利技术。图2显示根据本专利技术各种态样的的流程图。图3A-图3H显示根据图2的栅极结构342的制造方法200的一实施例的剖面示意图。应了解的是，半导体装置300的其他部分可采取标准的互补式金属-氧化物-半导体(CM0Q技术工艺所制造，在此简单描述一些工艺。再者，下文将图2至图3H简化，以更佳理解本专利技术的专利技术概念。 例如，虽然附图是用于表示半导体装置300的栅极结构342，应了解的是，此集成电路(IC)可包括电阻、电容、电感、熔丝等多个其他装置。请参阅图2和图3A，方法200以步骤202为起始，其中提供一包括有源区域304和隔离区域306的基板302。于一实施例中，此基板302包括结晶硅基板(例如晶片)。此基板302可替换成包括硅锗、砷化镓、或其他适合的半导体材料。基板302可还包括其他构造， 例如各种掺杂区域、一埋藏层和/或一外延层。再者，基板302可以是绝缘层上的半导体， 例如绝缘层上覆硅(SOI)。于其他实施例中，此基板302可包括一掺杂外延硅层、一渐层半导体层、和/或可还包括一半导体层位于另一型态的半导体层上，例如一硅层覆于硅锗层上。于其他范例中，此基板302可包括一化合物半导体或一多层硅结构，或者一硅基板可包括一多层化合物半导体结构。上述有源区域304可包括各种掺杂配置，依照本
所熟知的设计需求而决定。于一些实施例中，有源区域304可掺杂ρ型或η型掺杂物。例如，有源区域304可掺杂如硼或BF2的ρ型掺杂物，如磷或砷的η型掺杂物。有源区域304可做为配置于N型金属-氧化物-半导体(通称为NM0S)的区域或配置于P型金属-氧化物-半本文档来自技高网...

【技术保护点】
１．一种栅极结构的制造方法，包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于该基板上；形成一牺牲层环绕该虚置氧化层和该虚置栅极电极层；形成一含氮介电层环绕该牺牲层；形成一层间介电层环绕该含氮介电层；移除该虚置栅极电极层；移除该虚置氧化层；移除该牺牲层以形成一开口于该含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。

【技术特征摘要】
2010.03.09 US 12/720,0751.一种栅极结构的制造方法，包括提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于该基板上； 形成一牺牲层环绕该虚置氧化层和该虚置栅极电极层； 形成一含氮介电层环绕该牺牲层； 形成一层间介电层环绕该含氮介电层； 移除该虚置栅极电极层； 移除该虚置氧化层；移除该牺牲层以形成一开口于该含氮介电层中； 沉积一栅极介电层；以及沉积一栅极电极。2.如权利要求1所述的栅极结构的制造方法，其中移除该虚置氧化层的步骤晚于移除该牺牲层以形成一开口于该含氮介电层中的步骤。3.如权利要求1所述的栅极结构的制造方法，其中移除该虚置氧化层的步骤早于移除该牺牲层以形成一开口于该含氮介电层中的步骤。4.如权利要求1所述的栅极结构的制造方法，其中移除该虚置氧化层的步骤与移除该牺牲层以形成一开口于该含氮介电层中的步骤为同步实施。5.如权利要求1所述的栅极结构的制造方法，其中移...

【专利技术属性】
技术研发人员：冯家馨，王海艇，蔡瀚霆，郑振辉，吕伟元，罗先庆，陈冠仲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71