本发明专利技术的各个实施例涉及使得存储器控制器能够基于动态程序行为针对存储器模块的虚拟存储器设备选择特定操作模式的方法。在一个实施例中，用于确定存储器模块的每个虚拟存储器设备的操作模式的方法包括选择提供标准的度量（1001），按照该标准优化存储器模块的性能和/或能量效率。对于每个虚拟存储器设备（1005），该方法还包括在一定的时间段内收集与虚拟存储器设备相关的使用信息（1006），基于度量和使用信息确定虚拟存储器设备的操作模式（1007），以及使得虚拟存储器设备进入该操作模式。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及存储器模块，且具体而言，涉及基于程序的动态操作使得存储器模块的独立虚拟存储器设备进入不同操作模式的方法。
技术介绍
在现代计算机系统中，对于存储器容量和带宽的需求保持增长。微处理器的近来的性能扩展取决于增加每芯片内核的数量，并且多核和很多内核的单芯片多处理器 (“CMP”)通过每处理器多个存储器控制器而要求甚至更高的存储器带宽和容量。因此，主存储器模块的功率预算变得与当前计算机系统中的处理器的功率预算相似，或者甚至高于当前计算机系统中的处理器的功率预算。然而，典型的存储器模块是能量低效的。例如，当多个存储器模块连接到处理器的存储器控制器时，存储器模块的待机能量是总的主存储器能量使用的重要部分。当存储器模块并不积极响应于存储器请求时，大多数存储器模块是空闲的，在它们等待下一次存储器请求的同时使用待机能量，这是能量的低效使用。在很多当前存储器芯片中提供多种功率下降(power-down)模式以节省待机能量，且系统软件和硬件均使用这些功率下降模式来节省待机能量。然而，节省的功率量有限，因为相同的功率下降模式必须应用于模块中的所有存储器芯片。希望使得能够对存储在存储器系统中的信息进行访问的存储器系统和方法，所述存储器系统节省能量而不明显牺牲系统性能。
技术实现思路
本专利技术的各个实施例涉及使得存储器控制器能够基于动态程序行为针对存储器模块的虚拟存储器设备选择特定操作模式的方法。在一个实施例中，用于确定存储器模块的每个虚拟存储器设备的操作模式的方法包括选择提供标准的度量，按照该标准，在多核处理器上的一个或多个应用的执行过程中，优化存储器模块的性能和/或能量效率。对于每个虚拟存储器设备，该方法还包括在一定的时间段内收集与虚拟存储器设备相关的使用信息，基于所述度量和使用信息确定虚拟存储器设备的操作模式，以及使得虚拟存储器设备进入该操作模式。附图说明 图IA示出具有八个存储器芯片的存储器模块的等距视图。图IB示出电路板上安装的存储器模块和存储器控制器的等距视图。图2示出构成存储器芯片的八个存储体(bank)的示意性表示。图3A示出传统存储器模块的示意性表示。图3B示出将命令广播到传统存储器模块的所有存储器芯片的示例。图4A示出根据本专利技术实施例配置的单个多核存储器模块的等距视图。图4B示出根据本专利技术实施例的电路板上安装的多核存储器模块和存储器控制器的等距视图。图5A-5D示出根据本专利技术的实施例配置的多核、双列直插存储器模块的一般示意性表示。图6示出根据本专利技术的实施例配置的示例性多核、双列直插存储器模块的示意性表不。图7示出根据本专利技术的实施例的电子地连接到存储器控制器的多核双列直插存储器模块。图8A示出条形图，该条形图呈现针对根据本专利技术的实施例的图7中示出的多核双列直插存储器模块的每个虚拟存储器设备的使用信息。图8B示出根据本专利技术的实施例的处于不同节能模式的图7中示出的多核双列直插存储器模块的三个虚拟存储器设备。图9A示出图8A中示出的条形图，其中根据优化根据本专利技术实施例的图7中示出的多核双列直插存储器模块的总执行时间来调节阈值。图9B示出根据本专利技术的实施例的处于节能模式的图7中示出的多核双列直插存储器模块的一个虚拟存储器设备。图10示出根据本专利技术的实施例的用于使得存储器模块的虚拟存储器设备动态地进入功率下降模式的方法的控制流程图。图11示出根据本专利技术的实施例的图IOA的方法的子例程的控制流程图。具体实施例方式本专利技术的各种实施例涉及使得存储器控制器能够基于动态程序行为针对存储器模块的存储器芯片选择特定操作模式的方法。例如，存储器控制器可以配置成使得在一定的时间段内接收许多存储器请求的某些存储器芯片进入待机模式，从而当这些存储器芯片不在使用中时，它们可以快速地对存储器请求做出响应。与之对照，存储器控制器还可以使得在相同时间段内经历相对较低活动的其他存储器芯片进入许多节能模式之一。方法实施例是灵活的，因为系统性能可以与能量效率均衡。术语“性能”表示在一定的时间段内存储器系统执行的工作量。等待时间、响应时间和带宽是可用于比较在对存储器系统或其他存储器系统进行改变之前和之后的存储器系统的性能的度量。方法实施例允许给性能赋予比能量效率更高的优先级，方式是通过指导存储器控制器以与当给能量效率赋予比性能更高的优先级时存储器控制器将使得进入节能模式的存储器芯片相比，使得更少的存储器芯片进入节能模式。本专利技术的方法实施例可以应用于传统存储器模块和多核存储器模块，其被设计为改善存储器系统的能量效率而对系统性能具有小的影响。多核存储器模块包括存储器芯片，所述存储器芯片被划分成称为“虚拟存储器设备”(“VMD”)的一个或多个存储器芯片的组。存储器芯片可以是动态随机存取存储器(“DRAM”)芯片。详细描述按以下方式组织。在第一小节中描述传统存储器模块的一般性说明。在第二小节中描述多核存储器模块的说明。在第三小节中描述本专利技术的方法实施例。存储器模块存储器模块典型地包括形成被称为“双列直插存储器模块”(“DIMM”)的存储单元的印制电路板上安装的若干DRAM芯片。图IA示出包括八个DRAM芯片的单个DIMM的等距视图。 然后在电路板上安装一个或多个DIMM，并且由存储器控制器控制该一个或多个DIMM。图IB 示出电路板106上安装的存储器102和存储器控制器104的等距视图。存储器102由插入四个DIMM插槽112-115的四个DIMM 108-111组成。存储器控制器104是计算机芯片或多核微处理器芯片的部分，其管理发送到DIMM 108-111以及从DIMM 108-111发送的命令和数据流，并且将存储器102与计算机系统的其他主要组件(例如中央处理单元)对接。每一 DIMM经由接口 118与存储器控制器104进行电通信。接口 118是载送从存储器控制器104 到存储器102的时钟信号和命令以及DMM 108-111与存储器控制器104之间的数据信号的总线。数据信号在DIMM 108-111中的DRAM芯片与存储器控制器104之间并行地发送。 接口 118可以支持单数据率(“SDR”)、双数据率(“DDR”)以及更高的数据率传送。SDR指的是每时钟周期发送数据一次，以及DDR指的是在计算机系统时钟信号的上升沿和下降沿都发送数据。存储器控制器104和DIMM 108-111可以被配置为根据SDR和DDR发送并且接收数据。在DDR中通过使用时钟的两个沿，数据信号在相同的极限频率操作，相比单数据率传输使得数据传输率加倍。DRAM芯片将比特存储在由晶体管和电容器组成的被称为DRAM存储器单元的结构中。单个DRAM芯片中存在数十亿个单元，以及可以以被称为“存储体”的许多二维阵列的二维布置组织这些单元。图2示出构成DRAM芯片200的标为0_7的八个存储体的示意性表示。如图2的示例中所示，每一存储体经由交叉信号线连接到行解码器、感测放大器以及列解码器。例如，存储体0经由与χ轴平行走线的信号线(例如信号线204)连接到行解码器202。存储体0还经由与y轴平行走线的信号线(例如信号线210)连接到感测放大器 206和列解码器208。存储器单元位于信号线交点处。例如，存储器单元212位于信号204 和210交叉的点处。从存储器控本文档来自技高网...
【技术保护点】
１． 一种确定用于存储器模块的每个虚拟存储器设备的操作模式的方法，包含：选择提供标准的度量（１００１），按照该标准在多核处理器上的一个或多个应用的执行过程中优化所述存储器模块的性能和／或能量效率；以及对于每个虚拟存储器设备（１００５）：在一定的时间段内收集与所述虚拟存储器设备相关的使用信息（１００６）；基于所述度量和使用信息确定所述虚拟存储器设备的操作模式（１００７）；以及使得所述虚拟存储器设备进入所述操作模式（１１０３，１１０５，１１０７，１１０８）。
【技术特征摘要】
【国外来华专利技术】1.一种确定用于存储器模块的每个虚拟存储器设备的操作模式的方法，包含 选择提供标准的度量(1001 )，按照该标准在多核处理器上的一个或多个应用的执行过程中优化所述存储器模块的性能和/或能量效率；以及对于每个虚拟存储器设备(1005)在一定的时间段内收集与所述虚拟存储器设备相关的使用信息(1006)； 基于所述度量和使用信息确定所述虚拟存储器设备的操作模式(1007)；以及使得所述虚拟存储器设备进入所述操作模式(1103，1105，1107，1108)。2.根据权利要求1所述的方法，其中该度量还包含最小总执行时间、最小总能量消耗、最小能量延迟乘积或者能够按照其来优化存储器模块的性能和/或能量效率的另一合适标准。3.根据权利要求1所述的方法，其中选择度量为最小总执行还包含对于不同时间段重复权利要求1的步骤。4.根据权利要求1所述的方法，还包含在所述一个或多个应用的执行过程中改变度量；以及运行时系统，其配置成接收与所述一个或多个应用的存储器访问模式或所需存储量有关的特性信息和所述度量，解释该度量和特性信息，且指导存储器控制器使得每个虚拟存储器设备进入合适的操作模式。5.根据权利要求1所述的方法，其中该使用信息还包含确定以下项中的一个或多个 当存储器控制器在该时间段内接收足够数目的存储器请求时存储器请求的频率； 在该时间段内的存储器请求的数目与执行的指令数目的比率；分配给优于另一操作模式而选择一个操作模式的惩罚；编译器向存储器控制器提供的与应用相关的存储器访问的频率；以及应用在运行时确定的且发送到存储器控制器的存储器访问的频率。6.根据权利要求1所述的方法，其中选择度量还包含以下项之一 计算机系统操作员选择度量；一个或多个应用被编程为选择度量； 操作系统选择度量；...
【专利技术属性】
技术研发人员：安廷镐，N·P·朱皮，J·B·莱弗里奇，R·S·施赖博，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。