锁相回路装置与其控制方法制造方法及图纸

技术编号:6544646 阅读:227 留言:0更新日期:2012-04-11 18:40
本发明专利技术揭露了一种锁相回路装置与其控制方法。该锁相回路装置包含锁相回路电路及存储单元,该锁相回路电路依据一控制电压产生一锁相时钟信号,该存储单元耦接锁相回路电路,在锁相回路电路启动时,根据一数字值提供一初始信号给该锁相回路电路,以使该控制电压恢复到一预设值。

【技术实现步骤摘要】

本专利技术是关于一种锁相回路装置,特别是关于一种锁定时间短的锁相回路装置。
技术介绍
图IA是已知锁相回路(Phase lock loop ;PLL)装置的示意图。锁相回路装置 10包含有相位检测器(Phase detector) 11、电荷泵(Charge pump) 12、回路滤波器(Loop filter) 13、压控振荡器(Voltage control oscillator ;VC0) 14 以及除频器(Divider) 15。 除频器15将压控振荡器14产生的锁相时钟信号加以除频后反馈给相位检测器11,相位检测器11依据相位检测结果提供控制信号给电荷汞12以产生控制电流,该控制电流经由回路滤波器13对电容Cl和C2充放电,在节点132上产生电压Vc,提供给压控振荡器14。锁相回路装置10每次从启动到其信号的频率锁定会需要一段锁定时间,将节点132上的电压充电达目标值,一般由OV或VDD开始充电,请同时参阅图1B,此处以从OV开始充电为例说明,节点132上的电压由零开始慢慢地充电到达预设的目标电压Vc时,锁相回路装置10输出的锁相时钟信号才达到目标值Fvco而锁定频率,在达到频率锁定之前需经过长度为tl 的锁定时间,因此已知锁相回路装置10在每次启动时,都需经过冗长的锁定时间才能达到频率锁定,拖慢整个系统的速度。
技术实现思路
本专利技术的目的之一,在于提供一种锁相回路装置,其可于电源关闭后快速重新启动。本专利技术的目的之一,在于提供一种具有快速回复时间的锁相回路装置。本专利技术的一实施例提供了一种锁相回路装置。该锁相回路装置包含有一锁相回路电路与一存储单元。锁相回路电路依据一控制电压产生一锁相时钟信号。存储单元耦接该锁回路电路,在锁相回路电路启动时,依据一数字值提供一初始信号给锁相回路电路,使控制电压恢复到一预设值。本专利技术的另一实施例提供了一种存储控制电压并锁定频率信号的电路。该电路包含有一压控振荡荡器、一存储单元、以及一控制电路。压控振荡器,依据一控制电压产生一频率信号。一控制电路依据一初始信号产生控制电压,且于频率信号的频率发生变化时,相对应地调整控制电压,以将频率信号锁定至一预设值。存储单元用以储存控制电压经转换后的数字值,并于一预设期间依据该位值提供一实质上等于控制电压的初始信号至控制电路。本专利技术的另一实施例提供了一种锁相回路装置。该锁相回路装置包含有一相位检测器、一电荷泵、一回路滤波器、一压控振荡器、以及一存储单元。该相位检测器检测一参考信号与一锁相时钟信号的相位差异值,依据相位差异值产生一控制信号。电荷泵,依据控制信号产生一控制电流。回路滤波器依据控制电流产生一第一控制电压。存储单元耦接一节点,于一第一预设期间将第一控制电压储存为一数字值,且于一第二预设期间依据数字值产生一初始信号。压控振荡器耦接该节点,于第一预设期间依据第一控制电压产生该锁相时钟信号,且于第二预设期间依据该初始信号产生该锁相时钟信号。本专利技术的另一实施例提供了一种锁相回路装置的控制方法。该方法包含有下列步骤首先,提供一控制电压给一锁相回路。依据控制电压产生一锁相时钟信号,并根据控制电压产生一数字值。接着,储存该数字值。以及于锁相回路启动时,将数字值转换为一初始信号给锁相回路装置,以提供控制电压。本专利技术的另一实施例提供了一种锁相回路装置的控制方法。该方法包含有下列步骤首先,依据一预设数字值产生一初始信号。接着,依据初始信号使一控制电压恢复到一预设值,并将控制电压提供给一锁相回路。之后,依据控制电压产生一锁相时钟信号。本专利技术实施例的,利用存储单元储存控制电压转换后的数字值,而在锁相回路装置经关闭至重新启动之前或同时,依据数字值产生控制电压来快速进行频率锁定,产生锁相时钟信号。不须如已知技术般在锁相回路装置第二次之后的重新启动时,花费时间重复进行充/放电。因此,本专利技术的可解决已知技术的问题,达成加快锁相回路装置锁定频率速度速度的功效。附图说明图IA显示已知技术的锁相回路装置的示意图。图IB显示已知技术的锁相回路装置的一运作波形图。图2A显示本专利技术一实施例的锁相回路装置的示意图。图2B显示图2A锁相回路装置的一运作波形图。图2C显示本专利技术一实施例的锁相回路装置的示意图。图3显示本专利技术一实施例的锁相回路装置的示意图。图4显示本专利技术一实施例的锁相回路装置的示意图。图5显示本专利技术一实施例的锁相回路装置的控制方法的流程图。图6A显示本专利技术一实施例的锁相回路装置的示意图。图6B显示图6A锁相回路装置的一运作波形图。图7A显示本专利技术一实施例的存储单元与回路滤波器配置的示意图。图7B显示本专利技术一实施例的存储单元与回路滤波器配置的示意图。图8显示本专利技术一实施例的锁相回路装置的控制方法的流程图。[主要元件标号说明]10、20、30、40、60 锁相回路装置11、31相位检测器12、32 电荷泵13、33、42、44 回路滤波器14、;34压控振荡器15、35 除频器Pl锁相回路电路Mu、36、37、38 存储单元6371存储器381模拟/数字转换器372、382数字/模拟转换器具体实施例方式图2A是根据本专利技术的锁相回路装置一实施例的示意图。锁相回路装置20可为一频率产生装置或为一种存储控制信号(电压、或电流…等)并锁定输出时钟信号频率的电路。锁相回路装置20包含有一锁相回路电路Pl以及一存储单元Mu,锁相回路电路Pl依据控制电压Vc产生锁相时钟信号Fvco,在锁相回路电路Pl启动时,存储单元Mu依据一数字值提供一初始信号给该锁相回路电路,使控制电压Vc迅速提升到一预设值,本实施例的详细运作方式说明如下锁相回路电路Pl包含一压控振荡器M,依据控制电压Vc输出一具有稳定频率的锁相时钟信号Fvco。须注意,本实施例的锁相回路电路Pl可为目前现有的已知锁相回路或未来发展出具相近功能的电路,本领域技术人员应能了解该些装置的架构与运作方式。因此不加以赘述。存储单元Mu耦接节点Ni,于锁相回路电路Pl正常运作及关闭(Turn off) 期间,将控制电压Vc以一数字值的形式存储起来,而在锁相回路电路Pl关闭后再重新启动 (Turn on)时,依据该数字值提供一初始信号(例如初始电压)至节点Ni,由于该初始电压是依据该数字值产生,其电平将与控制电压Vc相近,因此存储单元Mu在启动时提供该初始电压到节点Ni,可使得节点m上的电压恢复到原有电平的速度加快,换言之,缩短了锁相回路电路Pl所需的锁定时间。须注意,存储单元Mu亦可在启动、运作、及/或关闭进行储存控制电压Vc为一数字值与进行转换该数字值产生初始电压的动作,即在未重新启动之前便预先准备好该初始电压,换言之,存储单元Mu可在锁相回路电路Pl重新启动之前、或在启动的同时提供该初始电压。在本实施例中,存储单元Mu依据该数字值提供的初始信号是一电压信号,在其它实施例中,存储单元Mu亦可以根据该数字值提供一初始电流,同样达到缩短锁定时间的效果。将已知锁相回路装置10与图2A的锁相回路装置20的锁定时间相比较,如图2B 所示,已知锁相回路装置10在启动时需经过时间ti将节点m上的电压由零充电至预设值 Vc以锁定频率至Fvco,本专利技术提出的锁相回路装置20则在启动时,于节点m接收由存储单元根据一数字值提供的初始电压V本文档来自技高网...

【技术保护点】
1.一种锁相回路装置,包含有:一锁相回路电路,依据一控制电压产生一锁相时钟信号;以及一存储单元,耦接该锁相回路电路,在该锁相回路电路启动时,依据一数字值提供一初始信号给该锁相回路电路,使该控制电压恢复到一预设值。

【技术特征摘要】
1.一种锁相回路装置,包含有一锁相回路电路,依据一控制电压产生一锁相时钟信号;以及一存储单元,耦接该锁相回路电路,在该锁相回路电路启动时,依据一数字值提供一初始信号给该锁相回路电路,使该控制电压恢复到一预设值。2.根据权利要求1所述的锁相回路装置,其中该锁相回路电路包含有一压控振荡器, 该压控振荡器耦接该控制电压,依据该控制电压产生该锁相时钟信号。3.根据权利要求1所述的锁相回路装置,其中该存储单元包含有一模拟/数字转换器,对该控制电压进行模拟至数字转换,以产生该数字值;以及一数字/模拟转换器,对该数字值进行数字至模拟转换,以产生该初始信号。4.根据权利要求1所述的锁相回路装置,其中该存储单元包含有 一存储器,存有至少一预设数字值;以及一数字/模拟转换器,根据该预设数字值进行数字至模拟转换,以产生该初始信号。5.根据权利要求1所述的锁相回路装置,其中该存储单元包含有一存储器,设有一查找表,该查找表存有多个对应值,供依据该控制电压选取一对应值作为该数字值;以及一数字/模拟转换器,对该数字值进行数字至模拟转换,以产生该初始信号。6.根据权利要求3所述的锁相回路装置,其中该模拟/数字转换器包含一非易失性存储器,用以储存该数字值。7.根据权利要求1所述的锁相回路装置,其中该初始信号为电压或电流。8.根据权利要求1所述的锁相回路装置,其中该锁相回路电路包含一回路滤波器,用以滤波并稳定该第一控制电压。9.根据权利要求8所述的锁相回路装置,其中该存储单元耦接该回路滤波器。10.一种存储控制电压并锁定频率信号的电路,包含有 一压控振荡器,依据一控制电压产生一频率信号;一控制电路,依据一初始信号产生该控制电压,且于该频率信号的频率发生变化时,相对应地调整该控制电压,以将该频率信号锁定至一预设值;以及一存储单元,用以储存该控制电压经转换后的数字值,并于一预设期间依据该数字值提供一实质上等于该控制电压的该初始信号至该控制电路。11.根据权利要求10所述的电路,其中该存储单元包含有一模拟/数字转换器,对该控制电压进行模拟至数字转换,以产生该数字值;以及一数字/模拟转换器,于该预设期间对该数字值进行数字至模拟转换,以产生该参考电压。12.根据权利要求11所述的电路,其中该预设期间为该电路由关闭后重新启动的期间。13.根据权利要求11所述的电路,其中该模拟/数字转换器包含一非易失性存储器,用以储存该数字值。14.根据权利要求10所述的电路,其中该控制电路包含一回路滤波器,用以滤波并稳定该控制电压。15.根据权利要求14所述的电路,其中该存储单元耦接该回路滤波器。16.根据权利要求10所述的锁相回路装置,其中该初始信号为电压或电流。17.一种锁相回路装置,包含有一相位检测器,检测一参考信号与一锁相时钟信号的相位差异值,依据该相位差异值产生一控制信号;一电荷泵,依据该控...

【专利技术属性】
技术研发人员:吴佩憙
申请(专利权)人:瑞昱半导体股份有限公司
类型:发明
国别省市:71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1