检测和消除信号毛刺的方法和电路技术

本发明专利技术公开一种检测和消除信号毛刺的电路，包括多级延时模块(10)、毛刺检测模块(20)和快速置位开关(30)；所述输入信号Vin同时被输入毛刺检测模块(20)，所述毛刺检测模块(20)用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关(30)的控制端连接；所述快速置位开关(30)与多级延时模块(10)作电连接；毛刺检测模块(20)通过判断输入信号Vin中存在信号毛刺来控制快速置位开关(30)合上或关闭，从而控制多级延时模块(10)是否对输入信号Vin进行延时，起到消除信号毛刺的作用。本发明专利技术还公开了一种检测和消除信号毛刺的方法。使用本发明专利技术技术方案，对正常信号的延时小、电路结构简单。

【技术实现步骤摘要】

本专利技术涉及数据错误检测和校正装置，特别是涉及利用逻辑分析设备进行数据错误检测的装置，尤其涉及检测和消除信号毛刺的方法和电路。
技术介绍
随着半导体技术的不断发展，芯片集成度越来越高，集成在同一芯片上的射频、模拟、数字模块越来越多，导致芯片接口信号很容易受到干扰，产生信号毛刺，如何消除信号上的毛刺是信号处理
一个需要重点解决的问题。中国专利技术专利CN 200610160922公开了一种消除信号毛刺的电路及方法。其核心思想是根据待消除毛刺的最大宽度确定延迟级数，用锁存器对输入信号进行延迟，对经过延迟得到的各级延迟信号分别进行逻辑“与”操作和逻辑“或”操作，根据逻辑“与”操作和逻辑“或”操作得到无毛刺的信号。现有技术存在以下不足用多级锁存器作为迟单元，如要消除宽的毛刺，需要增加较多延时级数，对正常信号的延迟时间很长，而且延时级数增加后各级延时信号的逻辑操作会变得复杂。
技术实现思路
本专利技术要解决的技术问题在于避免上述现有技术的不足之处而提出一种检测和消除信号毛刺电路和方法。本专利技术解决所述技术问题可以通过采用以下技术方案来实现提出一种检测和消除信号毛刺的方法，依次包括如下步骤A、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于T的脉冲为“毛刺”；B、以所述持续时间T为总的延迟时间，设置至少由两延时单元顺序串联的延时电路，将输入信号Vin接入所述延时电路始端，而从该延时电路末端输出，并记输出v。ut ；C、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Vin时，该模块会在所述Vin阶跃后沿时刻给出有、无毛刺的指示信号；D、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止； E、所述毛刺检测模块输出指示信号逻辑“ 1 ”，令所述置位开关导通，表示Vin是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间t < T ；所述毛刺检测模块输出指示信号逻辑 “0”，所述置位开关截止，表示Vin是正常信号，并已经所述延时电路延迟T时间到达该延时电路末端，作为V。ut输出，或者表示无脉冲输入信号；F、运行中一直执行步骤E ；所述毛刺检测模块输出指示信号逻辑“1”，或者用Vin 表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“0”表示 Vin有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤E中相反。为了解决本专利技术所提出的技术问题，还提出一种检测和消除信号毛刺电路，包括多级延时模块、毛刺检测模块和快速置位开关组件；多级延时模块同时也是所述检测和消除信号毛刺电路的信号传输通道，输入信号Vin经多级延时模块处理后输出信号v。ut ；所述输入信号Vin同时被输入毛刺检测模块，该毛刺检测模块用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关组件的控制端连接；所述快速置位开关组件与多级延时模块电连接；工作时，若毛刺检测模块判断脉冲输入信号Vin是毛刺，立即控制快速置位开关组件导通，于是多级延时模块被全部导通，而此时所述毛刺尚在该延时模块中传输，从而在输出端消除了信号毛刺；若毛刺检测模块判断输入信号Vin是正常信号，则控制快速置位开关组件截止，输入信号Vin经多级延时模块后直接输出，并记作V。ut。所述多级延时模块包括至少两个顺序串联的延时单元。所述毛刺检测模块包括信号边沿检测模块、与门和同或门；所述同或门的一个输入端连接所述输入信号Vin，另一输入端接输出信号V。ut，所述同或门的输出端B连接所述与门的一个输入端；所述信号边沿检测模块用于实现对输入信号Vin的边沿检测，其输入端接输入信号Vin，输出端C接所述与门的另一输入端，所述与门的输出端D与快速置位开关组件控制端连接。所述快速置位开关组件为NMOS管。所述信号边沿检测模块包括第一反相器、第二反相器和异或门；所述输入信号Vin 进入信号边沿检测模块后分成两路，一路直接接至异或门的一个输入端；另一路经过第一反相器、第二反相器延时后连接到异或门的另一输入端。同现有技术相比较，本专利技术所述技术方案的有益效果在于1、对正常信号的延时小；2、延时模块不需要使用锁存器，像两级串联反相器这样的简单延时单元即可实现，如果要消除宽的毛刺，只要增加延时单元的延迟时间，不需要增加延时单元级数，也不增加逻辑操作。附图说明图1为本专利技术检测和消除信号毛刺的电路之优选实施例的原理电路图；图2为所述优选实施例之毛刺检测示意图；图3为所述优选实施例之毛刺检测和消除示意图。具体实施方式以下结合各附图所示之优选实施例作进一步详述。本专利技术之一种检测和消除信号毛刺方法，依次包括如下步骤A、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于T的脉冲为“毛刺”；B、以所述持续时间T为总的延迟时间，设置至少由两延时单元顺序串联的延时电路，将输入信号Vin接入所述延时电路始端，而从该延时电路末端输出，并记输出v。ut ；C、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Vin时，该模块会在所述Vin阶跃后沿时刻给出有、无毛刺的指示信号；D、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止；E、所述毛刺检测模块输出指示信号逻辑“1”，令所述置位开关导通，表示Vin是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间t < T ；所述毛刺检测模块输出指示信号逻辑“0”，所述置位开关截止，表示Vin是正常信号，并已经所述延时电路延迟T时间到达该延时电路末端，作为V。ut输出，或者表示无脉冲输入信号；F、运行中一直执行步骤E ；所述毛刺检测模块输出指示信号逻辑“1”，或者用Vin 表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“0”表示 Vin有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤E中相反。为解决所提出的技术问题，本专利技术还提出一种检测和消除信号毛刺电路，如图1 所示，包括多级延时模块10、毛刺检测模块20和快速置位开关组件30 ；多级延时模块10同时也是所述检测和消除信号毛刺电路的信号传输通道，输入信号Vin经多级延时模块10处理后输出信号V。ut ；所述输入信号Vin同时被输入毛刺检测模块20，该毛刺检测模块20用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关组件30的控制端连接；所述快速置位开关组件30与多级延时模块10电连接；工作时，若毛刺检测模块20判断脉冲输入信号Vin是毛刺，立即控制快速置位开关组件30导通，于是多级延时模块10被全部导通，而此时所述毛刺尚在该延时模块中传输，从而在输出端消除了信号毛刺；若毛刺检测模块20判断输入信号Vin是正常信号，则控制快速置位开关组件30截止，输入信号VIN经多级延时模块10后直接输出，并记作V。ut。如图1所示，所述多级延时模块10包括至少两个顺序串联的延时单元101。所述毛刺检测模块20包括本文档来自技高网...

【技术保护点】
１．一种检测和消除信号毛刺的方法，依次包括如下步骤：Ａ、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于Ｔ的脉冲为“毛刺”；Ｂ、以所述持续时间Ｔ为总的延迟时间，设置至少由两延时单元顺序串联的延时电路，将输入信号Ｖｉｎ接入所述延时电路始端，而从该延时电路末端输出，并记输出Ｖｏｕｔ；Ｃ、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Ｖｉｎ时，该模块会在所述Ｖｉｎ阶跃后沿时刻给出有、无毛刺的指示信号；Ｄ、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止；Ｅ、所述毛刺检测模块输出指示信号逻辑“１”，令所述置位开关导通，表示Ｖｉｎ是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间ｔ＜Ｔ；所述毛刺检测模块输出指示信号逻辑“０”，所述置位开关截止，表示Ｖｉｎ是正常信号，并已经所述延时电路延迟Ｔ时间到达该延时电路末端，作为Ｖｏｕｔ输出，或者表示无脉冲输入信号；Ｆ、运行中一直执行步骤Ｅ；所述毛刺检测模块输出指示信号逻辑“１”，或者用Ｖｉｎ表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“０”表示Ｖｉｎ有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤Ｅ中相反。...

【技术特征摘要】
1.一种检测和消除信号毛刺的方法，依次包括如下步骤A、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于T的脉冲为“毛刺”；B、以所述持续时间T为总的延迟时间，设置至少由两延时单元顺序串联的延时电路， 将输入信号Vin接入所述延时电路始端，而从该延时电路末端输出，并记输出V。ut ；C、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Vin时，该模块会在所述Vin阶跃后沿时刻给出有、无毛刺的指示信号；D、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止；E、所述毛刺检测模块输出指示信号逻辑“1 ”，令所述置位开关导通，表示Vin是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间t < T ；所述毛刺检测模块输出指示信号逻辑“0”，所述置位开关截止，表示Vin是正常信号，并已经所述延时电路延迟T时间到达该延时电路末端，作为V。ut输出，或者表示无脉冲输入信号；F、运行中一直执行步骤E；所述毛刺检测模块输出指示信号逻辑“ 1”，或者用Vin表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“0”表示Vin有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤E中相反。2.一种检测和消除信号毛刺的电路，包括多级延时模块(10)、毛刺检测模块00)和快速置位开关组件(30)；多级延时模块(10)同时也是所述检测和消除信号毛刺电路的信号传输通道，输入信号Vin经多级延时模块(10)处理后输出信号V。ut ；所述输入信号Vin同时被输入毛刺检测模块(20)，该毛刺检测模块00)用于判断输入信号Vin是否存...

【专利技术属性】
技术研发人员：李超林，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：94