具有低介电性绝缘膜的半导体器件及其制造方法技术

一种半导体器件，包括半导体衬底和设置于半导体衬底上除其外围部分之外的区域中的低介电性膜布线线路层压结构部分。每个层压结构部分具有低介电性膜和多个布线线路的层压结构。在层压结构部分的上侧上设置绝缘膜。在绝缘膜上设置用于电极的连接焊盘部分，其待电连接到层压结构部分的最上层布线线路的连接焊盘部分。在用于电极的连接焊盘部分上设置用于外部连接的凸块电极。在绝缘膜上以及半导体衬底的外围部分上设置密封膜。层压结构部分的侧表面被绝缘膜或密封膜覆盖。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件和该器件的制造方法。
技术介绍
作为待安装到以便携式电子器件等为代表的小尺寸电子器件上的导体器件，已知的有芯片尺寸封装(CSP)，每个芯片尺寸封装均具有基本等于半导体衬底尺寸的大小。在 CSP中，也将在晶片状态下完成封装并通过划片分成个体半导体器件的CSP称为晶片级封装(WLP)。在日本专利申请特开公开文本No. 2004-349461中公开了一种WLP的典型结构。 在该现有文献所述的半导体器件中，从覆盖形成于半导体衬底上的连接焊盘(其中央部分除外)的绝缘膜上表面上的连接焊盘延伸出布线线路(wiring line)，在形成于延伸的布线线路末端上的连接焊盘部分的上表面上设置柱状电极，并形成密封膜以覆盖绝缘膜上表面上的柱状电极之间的布线线路。形成密封膜，使得密封膜的上表面和柱状电极的上表面位于一个平面上。在柱状电极的上表面上设置焊球。在如上所述的这样的半导体器件当中，有一种这样的器件，在半导体衬底和绝缘膜之间设置层间绝缘膜布线线路层压结构部分，每个所述部分均包括层间绝缘膜和布线线路的层压结构。在这种器件中，当层间绝缘膜布线线路层压结构部分的布线线路之间的间隔随着半导体器件的小型化减小时，布线线路之间的电容增大，结果，通过布线线路传输的信号延迟增加。为了改善这一点，作为层间绝缘膜的材料，对低介电性膜投入了很多关注，例如介电常数低于一般用作层间绝缘膜材料的二氧化硅的介电常数4. 2到4. 0的低k材料。低k材料的范例包括用碳(C)对二氧化硅(SiO2)掺杂而获得的SiOC以及进一步含有H的SiOCH。 为了进一步降低介电常数，还在研究含有空气的多孔型低介电性膜。然而，在以上包括低介电性膜的半导体器件中，尤其是由具有空心结构的多孔型低介电性膜代表的低介电性膜机械强度小且容易受湿气影响。结果，就存在低介电性膜容易从底层剥落的问题。
技术实现思路
本专利技术的目的是提供一种能够显著改善低介电性膜剥落问题的半导体器件以及该半导体器件的制造方法。根据本专利技术一个方面的半导体器件包括半导体衬底；设置于所述半导体衬底上除其外围部分之外的区域中的多个低介电性膜布线线路层压结构部分，每个所述低介电性膜布线线路层压结构部分由低介电性膜和包括具有连接焊盘部分的最上层布线线路的多个布线线路的层压结构构成；设置于每个所述低介电性膜布线线路层压结构部分的上侧上的绝缘膜；多个用于电极的连接焊盘部分，设置于所述绝缘膜上，以电连接到所述低介电性膜布线线路层压结构部分的所述最上层布线线路的所述连接焊盘部分；设置于用于电极的所述连接焊盘部分上的用于外部连接的多个凸块电极；以及设置于所述绝缘膜上以及所述半导体衬底的所述外围部分上的密封膜，其中每个所述低介电性膜布线线路层压结构部分的侧表面被所述绝缘膜和所述密封膜之一覆盖。此外，根据本专利技术另一方面的半导体器件制造方法包括制备半导体晶片，所述半导体晶片在其一个表面上具有低介电性膜布线线路层压结构部分的第一层和形成于所述低介电性膜布线线路层压结构部分上的绝缘膜，所述低介电性膜布线线路层压结构部分均通过层压低介电性膜和包括最上层布线线路的多个布线线路的第二层构成；去除划片道区域和所述划片道的相对侧上的区域中的所述第一和第二层的部分以形成槽，所述槽将低介电性膜布线线路层压结构部分和所述绝缘膜彼此分开并暴露出所述低介电性膜布线线路层压结构部分的侧表面和所述绝缘膜的侧表面；在所述绝缘膜上形成待连接到所述最上层布线线路的连接焊盘部分；在所述连接焊盘部分上形成用于外部连接的凸块电极；以及形成密封膜，所述密封膜覆盖用于外部连接的所述凸块电极之间的所述绝缘膜的上表面、所述低介电性膜布线线路层压结构部分的侧表面以及所述绝缘膜的侧表面。根据本专利技术，为半导体衬底上除其外围部分之外的区域设置包括低介电性膜和布线线路的层压结构的低介电性膜布线线路层压结构部分，并且该低介电性膜布线线路层压结构部分的侧表面被密封膜(或绝缘膜)覆盖。因此，可以防止低介电性膜的剥落。将在随后的说明书中阐述本专利技术的其他目的和优点，可以从说明书部分地明了这些目的和优点，或者可以通过实践本专利技术而了解。可以利用下文中特别指出的手段和组合来实现和获得本专利技术的目的和优点。附图说明附图被并入本说明书并构成其一部分，附图示出了本专利技术的实施例并与以上给出的一般性描述和以下给出的实施例详细描述一起解释本专利技术的原理。图1是本专利技术第一实施例的半导体器件的截面图；图2是制造图1所示半导体器件期间首先制备的组件的截面图；图3是图2之后的步骤中的组件的截面图；图4是图3之后的步骤中的组件的截面图；图5是图4之后的步骤中的组件的截面图；图6是图5之后的步骤中的组件的截面图；图7是图6之后的步骤中的组件的截面图；图8是图7之后的步骤中的组件的截面6图9是图8之后的步骤中的组件的截面图；图10是图9之后的步骤中的组件的截面图；图11是图10之后的步骤中的组件的截面图；图12是本专利技术第二实施例的半导体器件的截面图；图13是制造图12所示半导体器件期间的预定步骤中的组件的截面图；图14是图13之后的步骤中的组件的截面图；图15是图14之后的步骤中的组件的截面图；图16是本专利技术第三实施例的半导体器件的截面图；以及图17是根据本专利技术第四实施例的半导体器件的截面图。具体实施例方式(第一实施例)图1示出了本专利技术第一实施例的半导体器件的截面图。该半导体器件包括硅衬底 (半导体衬底)1。在硅衬底1的上表面上，设置具有预定功能的集成电路，并且在上表面的外围部分中，多个或大量由铝基金属等制成的连接焊盘2电连接到集成电路，但图中仅示出了两个焊盘。在硅衬底1和连接焊盘2的上表面上，设置低介电性膜/布线线路/层压结构部分3。层压结构部分3具有如下的结构其中交替层压多个层，例如四层低介电性膜4和同样层数的由铝基金属等制成的布线线路5。低介电性膜4的材料范例包括氟化乙烯、氟化聚酰亚胺(polyimide fluoride)、聚烯烃、添加有填料的聚酰亚胺树脂、苯并环丁烯(BCB)和基于有机聚合物的低k材料。可以使用相对介电常数为1. 5到3. 9的材料，尤其是可以优选使用相对介电常数为2. 5到3. 9的材料。在相邻层之间，对应于连接焊盘的布线线路5彼此电连接。最下层的布线线路5 的一个端部经由最下层低介电性膜4中设置的开口 6电连接到连接焊盘2。最上层的布线线路5的连接焊盘部分fe分别设置于最上层低介电性膜4的上表面外围部分上。在最上层布线线路5和最上层低介电性膜4的上表面上设置由诸如二氧化硅或低介电性材料的无机材料制成的钝化膜7。在对应于最上层布线线路5的连接焊盘部分fe的部分中穿过钝化膜7形成开口 8。在钝化膜7的上表面上设置由有机材料制成的保护膜9， 该有机材料包含的主要成分为聚酰亚胺、环氧树脂、苯酚、双马来酰亚胺、丙烯、合成橡胶、 聚苄氧化物(polybenzoxide)等。在对应于钝化膜7的开口 8的部分中穿过保护膜9形成开口 10。在保护膜9的上表面上设置由铜等制成的金属衬层11。在每个金属衬层11的整个上表面上设置由铜制成的上层布线线路12。金属衬层11的端部经由钝化膜7和保护膜 9的开口 8、10电连接到最上层布线线路5的连接焊盘部分fe。在上层布线线路12的连接焊盘部分本文档来自技高网...

【技术保护点】
１．一种半导体器件，包括：半导体衬底；低介电性膜布线线路层压结构部分，该低介电性膜布线线路层压结构部分设置于所述半导体衬底的上表面上除其外围部分之外的区域中，并且该低介电性膜布线线路层压结构部分包括多个低介电性膜和多个布线线路的层压结构，所述多个布线线路包括具有多个连接焊盘部分的多个最上层布线线路；设置于所述低介电性膜布线线路层压结构部分的上表面上的绝缘层；多个用于电极的连接焊盘部分，设置于所述绝缘层的上表面上，以电连接到所述低介电性膜布线线路层压结构部分的所述最上层布线线路的所述连接焊盘部分；设置于用于电极的所述连接焊盘部分的上表面上的、用于外部连接的多个凸块电极；以及设置于所述绝缘层的上表面以及所述凸块电极的侧表面上的密封膜，其中所述低介电性膜布线线路层压结构部分的侧表面以及所述半导体衬底的所述外围部分的上表面被所述密封膜覆盖。

【技术特征摘要】
2006.05.19 JP 139821/2006;2006.11.24 JP 316643/2001.一种半导体器件，包括 半导体衬底；低介电性膜布线线路层压结构部分，该低介电性膜布线线路层压结构部分设置于所述半导体衬底的上表面上除其外围部分之外的区域中，并且该低介电性膜布线线路层压结构部分包括多个低介电性膜和多个布线线路的层压结构，所述多个布线线路包括具有多个连接焊盘部分的多个最上层布线线路；设置于所述低介电性膜布线线路层压结构部分的上表面上的绝缘层； 多个用于电极的连接焊盘部分，设置于所述绝缘层的上表面上，以电连接到所述低介电性膜布线线路层压结构部分的所述最上层布线线路的所述连接焊盘部分；设置于用于电极的所述连接焊盘部分的上表面上的、用于外部连接的多个凸块电极；以及设置于所述绝缘层的上表面以及所述凸块电极的侧表面上的密封膜， 其中所述低介电性膜布线线路层压结构部分的侧表面以及所述半导体衬底的所述外围部分的上表面被所述密封膜覆盖。2.根据权利要求1所述的半导体器件，其中所述密封膜设置在所述低介电性膜布线线路层压结构部分的侧表面以及所述半导体衬底的所述外围部分的上表面上。3.根据权利要求1和2之一所述的半导体器件，其中所述绝缘层的侧表面和所述低介电性膜布线线路层压结构部分的侧表面基本形成一个平面。4.根据权利要求1和2之一所述的半导体器件，其中所述绝缘层小于其上形成所述绝缘层的所述低介电性膜布线线路层压结构部分。5.根据权利要求1和2之一所述的半导体器件，其中所述绝缘层设置在所述低介电性膜布线线路层压结构部分的侧表面以及所述半导体衬底的所述外围部分的上表面上。6.根据权利要求5所述的半导体器件，其中所述密封膜设置在所述绝缘层的侧表面以及所述半导体衬底的所述外围部分的上表面上。7.根据权利要求1所述的半导体器件，其中所述绝缘层包括钝化膜，设置在所述低介电性膜布线线路层压结构部分的上表面上，以及保护膜，设置在所述钝化膜的上表面上。8.一种半导体器件，包括 半导体衬底；低介电性膜布线线路层压结构部分，该低介电性膜布线线路层压结构部分设置于所述半导体衬底的上表面上除其外围部分之外的区域中，并且该低介电性膜布线线路层压结构部分包括多个低介电性膜和多个布线线路的层压结构，所述多个布线线路包括具有多个连接焊盘部分的多个最上层布线线路；设置于所述低介电性膜布线线路层压结构部分的上表面上的绝缘层； 多个用于电极的连接焊盘部分，设置于所述绝缘层的上表面上，以电连接到所述低介电性膜布线线路层压结构部分的所述最上层布线线路的所述连接焊盘部分；设置于用于电极的所述连接焊盘部分的上表面上的、用于外部连接的多个凸块电极；以及设置于所述绝缘层的上表面以及所述凸块电极的侧表面上的密封膜，其中所述低介电性膜布线线路层压结构部分的侧表面以及所述半导体衬底的所述外围部分的上表面被所述绝缘层覆盖。9.根据权利要求8所述的半导体器件，其中所述绝缘层设置在所述低介电性膜布线线路层压结构部分的侧表面以及所述半导体衬底的所述外围部分的上表面上。10.根...

【专利技术属性】
技术研发人员：水泽爱子，冈田修，若林猛，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP