本发明专利技术涉及用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片。在拉伸单晶期间传导热量至相界面的中心，并控制从相界面的中心直至边缘的比例V/G的径向分布，其中G是垂直于相界面的温度梯度，而V是由熔体拉伸单晶的拉伸速率。控制比例V/G的径向分布，从而补偿单晶内与相界面相邻的热机械应力场对于固有点缺陷产生的影响。本发明专利技术还涉及可利用该方法制造的不含缺陷的硅半导体晶片。
【技术实现步骤摘要】
本专利技术涉及用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片，其中在拉伸单晶期间传导热量至相界面的中心，并控制从相界面的中心直至边缘的比例V/G的径向分布，其中G是垂直于相界面的温度梯度，而V是由熔体拉伸单晶的拉伸速率。本专利技术还涉及可利用该方法制得的不含缺陷的硅半导体晶片。在本专利技术范畴内， 若无法检测到尺寸大于30nm的OSF缺陷、A螺旋缺陷(A-Swirl-Defekte)及COP缺陷，则硅半导体晶片被认为是不含缺陷的。
技术介绍
在本专利技术范畴内，若一种方法尤其是能够以至少0. 5mm/min的速率由坩埚拉伸直径至少为300mm的单晶，并且基于半导体晶片的总产量以高产率提供不含缺陷的半导体晶片，则被认为是经济上可行的。DE 103 39 792 Al描述了用于制造硅单晶的MCZ法，其最优化了它们的缺陷特性。关注的焦点在于固有点缺陷及其附聚物，以及能够预测这些缺陷的形成的Voronkov模型。在固有点缺陷的情况下，在间隙硅原子(interstitial)及空位之间加以区分。若在单晶冷却时点缺陷处于过饱和状态，则间隙硅原子形成附聚物，其能够以位错环(A螺旋缺陷，A-Swirl-Defekte, LP IT)及更小的团簇(B螺旋缺陷，B-Swirl-Defekte)的形式检测出。空位在过饱和时形成空位附聚物(void)，这取决于检测方法被称作COP缺陷(“晶体原生颗粒”)、FPD( “流体图案缺陷”)、LLS ( “局部光散射体”)或DSOD ( “直接表面氧化物缺陷”)。必须注意硅半导体晶片在与元件制造相关的区域内不具有A螺旋缺陷，并且尽可能不含其尺寸在元件的结构宽度的范围内或更大的COP缺陷。符合这些要求的半导体晶片通常被称作无缺陷或完美的，虽然它们的晶格通常含有更小的COP缺陷或B螺旋缺陷或两种缺陷类型。根据Voronkov模型，在拉伸单晶时过量引入晶格内的固有点缺陷类型主要取决于从熔体拉伸单晶的拉伸速率V同垂直于生长的单晶与熔体之间的相界面的温度梯度G 的比例。通常代替垂直于相界面的温度梯度，垂直于熔体表面取向的轴向温度梯度也被用于模型计算中。若比例V/G低于临界比例，则形成过量的间隙硅原子。若超过临界值，则主要是空位。若存在过量的空位，则形成的COP缺陷的尺寸主要取决于2个加工参数，即前述的比例V/G以及单晶在大约1100°C至1000°C的范围内的空位附聚物的形核温度下冷却的速率。因此，比例V/G越接近临界值，并且单晶在所述温度范围内冷却得越迅速，则COP缺陷越小。因此，人们实际上致力于在拉伸单晶期间控制这2个加工参数，以保持由于空位的过饱和形成的缺陷足够小，从而在制造电子元件时不会发生干扰。因为元件的结构宽度一代一代减小，所以容许的缺陷尺寸相应地减小。由于通常包含石英的坩埚的腐蚀，氧被引入熔体内。氧在单晶内形成小的所谓的析出物(生长块体微缺陷，BMD)。这在某些范畴内是期望的，因为它们可以粘结(吸收)金属杂质，可以由此使杂质远离表面区域进入半导体晶片内部(“块体”)。若在比例V/G仅仅稍微超过临界值的条件下拉伸单晶，则空位与氧原子的相互作用还形成导致OSF缺陷(“氧诱发层错”)的种子。通常在约1100°C下在潮湿的氧气中氧化从单晶切割下的半导体晶片几个小时从而形成OSF缺陷，由此检验具有该种子的区域(0SF 区域)的存在。因为该缺陷类型对于电子元件的功能完整性同样是不利的，所以人们致力于抑制OSF的形成，例如通过降低熔体内的氧浓度，从而使引入单晶内的氧少于用于形成 OSF缺陷所需的氧。OSF区域还可以通过改变比例V/G而加以避免，例如通过采用更高或更低的拉伸速率。此外，OSF种子的形成可以通过更高的冷却速率(在900°C下析出的温度范围内)而减少。此外已知为了避免OSF缺陷单晶含有低浓度的氢是有利的。在控制比例V/G时特别的困难是由于单晶在边缘处通常比中心冷却得更迅速，因此比例V/G从中心向边缘下降。虽然相应地加以控制，但是这仍然会导致在中心形成不可接受的大的COP缺陷和/或在边缘区域内形成A螺旋缺陷。因此，若经济地制造具有更大直径的不含缺陷的硅半导体晶片，则必须特别考虑G与径向位置r的关系G(r)。在上述的DE 103 39 792 Al中建议，诱发从下朝着相界面的中心取向的热量传导。这是用于实现两个目标。一方面，通过与热传导相关的温度梯度G的升高实现拉伸速率V的相应提高，而不会由此产生缺陷。另一方面，使比例V/G的径向分布均勻化，即均衡化，从而使由相界面的中心向边缘的改变尽可能小，并且尽可能接近于临界比例。利用该策略，能够制造直径为300mm的不含缺陷的半导体晶片，其中可以0. 36mm/min的速率拉伸单晶。在US 6, 869, 478B2中描述了在单晶方向上弯曲的相界面产生最大程度垂直于相界面的温度梯度。在考虑Voronkov模型的情况下，根据该模型点缺陷在温度梯度的方向上扩散，而间隙硅原子比空位扩散得更迅速，此外还描述了通过相界面的弯曲诱发的间隙硅原子的径向扩散提高了相界面的中心处的空位浓度。因此，空位与间隙硅原子的浓度相互对应的比例V/G越低，则相界面朝向单晶的弯曲越强。本专利技术的专利技术人发现，即使考虑径向扩散，拉伸单晶的速率越快，并且单晶的直径越大，则缺陷分布的预测与在实验中发现的缺陷分布的偏差越大。图1所示为这些发现的极端实施例。以高拉伸速率拉伸名义直径为300mm的硅单晶，并调节不均勻的VG径向分布。在中心区域内将V/G调低，从而根据Voronkov模型的预测可以期待在该区域内形成A螺旋缺陷。但实际上发现了直径大于30nm的COP缺陷。 在边缘区域内，将比例V/G调高，从而在此应形成大的COP缺陷。但实际上发现了 A螺旋缺陷。这些结果表明，若经济地制造不含缺陷的硅半导体晶片，则目前在现有技术中遵循的用于调节比例V/G使其径向分布尽可能不改变并且尽可能地对应于临界比例的策略无法实现。因此，本专利技术的目的在于通过提供经济地实施的方法而弥补该状况。
技术实现思路
本专利技术涉及用于制造硅半导体晶片的方法，其包括由坩埚内所含的熔体拉伸在相界面处生长的单晶，并从所拉伸的单晶切割半导体晶片，其中在拉伸单晶期间传导热量至相界面的中心，并控制从相界面的中心直至边缘的比例V/G的径向分布，其中G是垂直于相界面的温度梯度，而V是由熔体拉伸单晶的拉伸速率，并控制比例V/G的径向分布，从而补偿单晶内与相界面相邻的热机械应力场对于固有点缺陷的产生的影响。本专利技术的专利技术人通过深入的研究将热机械应力场认为是似乎能够解释实验发现的可能的原因。热机械应力场能够影响固有点缺陷的浓度，并出人意料地因此还强烈地直接影响缺陷的形成。根据本专利技术的专利技术人的发现，必须降低热机械应力场的强度，并且补偿其对V/G的径向分布的构形的影响，从而尤其是可以经济地拉伸直径至少为300mm的提供不含缺陷的半导体晶片的单晶。K.Tanahashi 禾口 N. Inoue 的 Journal of Materials Science !Materials in Electronics 10 (1999) 359-363研究了结晶的硅内的热机械应力场及其对固有点缺陷的扩散性和溶解本文档来自技高网...
【技术保护点】
１．硅半导体晶片，其不具有尺寸大于３０ｎｍ的ＯＳＦ缺陷、Ａ螺旋缺陷及ＣＯＰ缺陷，而具有氧或掺杂剂的生长条纹的径向分布，其中水平线与施加于生长条纹的切线之间的方位角θ落入由不等式θ＜－１７×（ｒ／ｒｍａｘ）表示的以度计的数值范围内，条件是测定的方位角θ在ｒ／ｒｍａｘ＝０．１至ｒ／ｒｍａｘ＝０．９的范围内，其中ｒ是施加于所述生长条纹的切线的径向位置，而ｒｍａｘ是所述半导体晶片的半径。
【技术特征摘要】
2007.02.02 DE 102007005346.21.硅半导体晶片，其不具有尺寸大于30nm的OSF缺陷、A螺旋缺陷及COP缺陷，而具有氧或掺杂剂的生长条纹的径向分布，其中水平线与施加于生长条纹的切线之间的方位角θ 落入由不等式θ < -17X (r/rmax)表示的以度计的数值范围内，条件是测定的方位角θ 在r/rmax = 0. 1至r/rmax = 0. 9的范围内，其中r是施加于所述生长条纹的切线的径向位置，而rmax是所述半导体晶片的半径。2.根据权利要求1所述的半导体晶片，其特征在于，在r/rmax= 0. 1至r/rmax = 0. 9 的范围内的方位角θ无例外地在θ &...
【专利技术属性】
技术研发人员：A·扎特勒，W·v·阿蒙，M·韦伯，W·黑克尔，H·施密特，
申请(专利权)人：硅电子股份公司，
类型：发明
国别省市：DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。