多种芯片通用的高速数字／模拟转换电路制造技术

本实用新型专利技术涉及一种模拟电路，特别涉及一种可用于数字信号转换成模拟信号的多种芯片通用的高速数字／模拟转换电路。技术方案：由集成电路ＪＰ１、集成电路Ｕ１和集成运放电路Ｕ２三部分组成：集成电路Ｕ１的２８脚与集成电路ＪＰ１的２脚同时输入时钟，集成电路ＪＰ１的３－１２脚连接集成电路Ｕ１的１－１０脚；集成电路Ｕ１的２２脚一路串联电阻Ｒ３后与集成运放电路Ｕ２的３脚连接，集成电路Ｕ１的２２脚另一路串联电阻Ｒ２后接模拟地；使用不同位数或型号的数字／模拟芯片时，不必另外设计电路，降低了成本，缩短了开发周期，且使用灵活，所转换的模拟信号可广泛应用于自动控制，信号检测及保密通信等领域。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
本技术涉及一种模拟电路，特别涉及一种可用于数字信号转换成模拟信号的 多种芯片通用的高速数字/模拟转换电路。技术背景现有的数字/模拟转换电路技术主要是一种芯片对应一种电路，使用不同位数或 型号的芯片时，需要设计不同的电路，成本较高，使用不灵活且开发周期长。
技术实现思路
本技术针对现有技术中存在的不足，提供一种使用灵活、成本低的多种芯片 通用的高速数字/模拟转换电路。技术方案由集成电路JP1、集成电路Ul和集成运放电路U2三部分组成(一 )三部分之间的连接关系集成电路Ul的28脚与集成电路JPl的2脚同时输入时钟，集成电路JPl的3_12 脚连接集成电路Ul的1-10脚；集成电路Ul的22脚一路串联电阻R3后与集成运放电路U2 的3脚连接，集成电路Ul的22脚另一路串联电阻R2后接模拟地；( 二)集成电路Ul各脚的连接关系集成电路Ul的27脚连接数字电源DVCC后串联电容C5后接数字地，26脚接数字 地，数字电源DVCC连接并联在一起的电容C3、Cl后数字接地，24脚连接模拟电源AVCC后 再串联上并联在一起的电容C7、C6后再接模拟地，23脚串联电容C9后再串联上并联在一 起的电容C7、C6后再接模拟地，模拟电源AVCC连接并联在一起的电容C4、C2后接模拟地， 21脚串联电阻R5后模拟接地，19脚串联电容Cll后连接模拟电源AVCC，18脚连接光敏电 阻R7后接模拟地，17脚串联电容C12后并联上16脚后接模拟地，15,25脚接数字地，20脚 接模拟地；(三)集成电路U2各脚的连接关系集成运放电路U2的6脚一路串联电阻R4后连接外接口 Pl，6脚的另一路串联电 阻R6后与2脚连接，2脚另一路连接电阻Rl后接模拟地，4脚一路串联电容RlO后接模拟 地，另一路输出-12V电源，7脚一路串联电容R8后接模拟地，另一路输出+12V电源，-12V 电源和+12V电源连接外接口 P3。有益效果使用不同位数或型号的数字/模拟芯片时，不必另外设计电路，降低了成本，缩短 了开发周期，且使用灵活，所支持的数字/模拟电路转换芯片位数有10位、12位和14位，所 转换的模拟信号可广泛应用于自动控制，信号检测及保密通信等领域。附图说明附图1是本技术的电路连接图，3附图2是附图1中数字电源DVCC连接并联在一起的电容C3、Cl后接数字地的连 接关系图，附图3是附图1中模拟电源AVCC连接并联在一起的电容C4、C2后接模拟地的连 接关系图，附图4是附图1集成电路U2中-12V电源和+12V电源连接外接口 P3的连接关系 图。具体实施方式；实施例1 参照附图本实施例支持10位数字/模拟电路转换芯片，由集成电路 JP1、集成电路Ul和集成运放电路U2三部分组成(一 )三部分之间的连接关系集成电路Ul的28脚与集成电路JPl的2脚同时输入时钟，集成电路JPl的3_12 脚连接集成电路Ul的1-10脚；集成电路Ul的22脚一路串联电阻R3后与集成运放电路U2 的3脚连接，集成电路Ul的22脚另一路串联电阻R2后接模拟地；( 二)集成电路Ul各脚的连接关系集成电路Ul的27脚连接数字电源DVCC后串联电容C5后接数字地，26脚接数字 地，数字电源DVCC连接并联在一起的电容C3、Cl后数字接地，24脚连接模拟电源AVCC后 再串联上并联在一起的电容C7、C6后再接模拟地，23脚串联电容C9后再串联上并联在一 起的电容C7、C6后再接模拟地，模拟电源AVCC连接并联在一起的电容C4、C2后接模拟地， 21脚串联电阻R5后模拟接地，19脚串联电容Cll后连接模拟电源AVCC，18脚连接光敏电 阻R7后接模拟地，17脚串联电容C12后并联上16脚后接模拟地，15,25脚接数字地，20脚 接模拟地；(三)集成电路U2各脚的连接关系集成运放电路U2的6脚一路串联电阻R4后连接外接口 Pl，6脚的另一路串联电 阻R6后与2脚连接，2脚另一路连接电阻Rl后接模拟地，4脚一路串联电容RlO后接模拟 地，另一路输出-12V电源，7脚一路串联电容R8后接模拟地，另一路输出+12V电源，-12V 电源和+12V电源连接外接口 P3。工作原理10位的数字/模拟转换(如THS5651型号或DAC900U型号的芯片)从JPl的2 脚输入时钟，并同时输入Ul的28脚，从JPl的3-12脚输入到Ul的1_10引脚10位离散的 数字量，在28脚的时钟的作用下，经Ul按逐次接近法在22脚输出模拟电流量，经电阻R3 转换成模拟电压量，从U2的3脚输入，经U2放大后，从U2的6脚输出。以型号为THS5651 或DAC900U的数字/模拟芯片为例，实施例2 12位的数字/模拟转换(如DAC902U型号的芯片)在实施例1连接关系的基础 上，从JPl的2脚输入时钟，并同时输入Ul的28脚，从JPl的3-14脚输入到Ul的1_12引 脚12位离散的数字量，在28脚的时钟的作用下，经Ul按逐次接近法在22脚输出模拟电流 量，经电阻R3转换成模拟电压量，从U2的3脚输入，经U2放大后，从U2的6脚输出。实施例3 14位的数字/模拟转换(如DAC904U型号的芯片)在实施例1连接关系的基础上，从JPl的2脚输入时钟，并同时输入Ul的28脚，从JPl的3-16脚输入到Ul 的1-14引脚14位离散的数字量，在28脚的时钟的作用下，经Ul按逐次接近法在22脚输 出模拟电流量，经电阻R3转换成模拟电压量，从U2的3脚输入，经U2放大后，从U2的6脚 输出。本文档来自技高网...

【技术保护点】
多种芯片通用的高速数字／模拟转换电路，由集成电路（ＪＰ１）、集成电路（Ｕ１）和集成运放电路（Ｕ２）三部分组成，其特征在于：　　（一）三部分之间的连接关系：　　集成电路（Ｕ１）的２８脚与集成电路（ＪＰ１）的２脚同时输入时钟，集成电路（ＪＰ１）的３－１２脚连接集成电路（Ｕ１）的１－１０脚；集成电路（Ｕ１）的２２脚一路串联电阻（Ｒ３）后与集成运放电路（Ｕ２）的３脚连接，集成电路（Ｕ１）的２２脚另一路串联电阻（Ｒ２）后接模拟地；　　（二）集成电路（Ｕ１）各脚的连接关系：　　集成电路（Ｕ１）的２７脚连接数字电源（ＤＶＣＣ）后串联电容（Ｃ５）后接数字地，２６脚接数字地，数字电源（ＤＶＣＣ）连接并联在一起的电容（Ｃ３、Ｃ１）后数字接地，２４脚连接模拟电源（ＡＶＣＣ）后再串联上并联在一起的电容（Ｃ７、Ｃ６）后再接模拟地，２３脚串联电容（Ｃ９）后再串联上并联在一起的电容（Ｃ７、Ｃ６）后再接模拟地，模拟电源（ＡＶＣＣ）连接并联在一起的电容（Ｃ４、Ｃ２）后接模拟地，２１脚串联电阻（Ｒ５）后模拟接地，１９脚串联电容（Ｃ１１）后连接模拟电源（ＡＶＣＣ），１８脚连接光敏电阻（Ｒ７）后接模拟地，１７脚串联电容（Ｃ１２）后并联上１６脚后接模拟地，１５、２５脚接数字地，２０脚接模拟地；　　（三）集成电路（Ｕ２）各脚的连接关系：　　集成运放电路（Ｕ２）的６脚一路串联电阻（Ｒ４）后连接外接口（Ｐ１），６脚的另一路串联电阻（Ｒ６）后与２脚连接，２脚另一路连接电阻（Ｒ１）后接模拟地，４脚一路串联电容（Ｒ１０）后接模拟地，另一路输出－１２Ｖ电源，７脚一路串联电容（Ｒ８）后接模拟地，另一路输出＋１２Ｖ电源，－１２Ｖ电源和＋１２Ｖ电源连接外接口（Ｐ３）。...

【技术特征摘要】
多种芯片通用的高速数字/模拟转换电路，由集成电路(JP1)、集成电路(U1)和集成运放电路(U2)三部分组成，其特征在于(一)三部分之间的连接关系集成电路(U1)的28脚与集成电路(JP1)的2脚同时输入时钟，集成电路(JP1)的3 12脚连接集成电路(U1)的1 10脚；集成电路(U1)的22脚一路串联电阻(R3)后与集成运放电路(U2)的3脚连接，集成电路(U1)的22脚另一路串联电阻(R2)后接模拟地；(二)集成电路(U1)各脚的连接关系集成电路(U1)的27脚连接数字电源(DVCC)后串联电容(C5)后接数字地，26脚接数字地，数字电源(DVCC)连接并联在一起的电容(C3、C1)后数字接地，24脚连接模拟电源(AVCC)后再串联上并联在一起的电容(C7、C6)后再接模拟地，23脚...

【专利技术属性】
技术研发人员：王忠林，王海燕，
申请(专利权)人：滨州学院，
类型：实用新型
国别省市：37[中国|山东]