不采用本地振荡器而产生用于存储器访问的时钟制造技术

在需要较低功耗的电路中，提供了一种访问电子存储器的方法， 从而在访问电子存储器中的数据时不需要激活的振荡器。因而本发明专利技术 提供了一种从控制器访问电子存储器的方法，所述控制器从数据中产 生其自己的时钟信号，与电耦合至控制器的总线通信。有利地，该方 法使得在将电路的子集断电以减小功耗的情况下可以继续访问存储 器，电路的子集之一是振荡器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子电路
，更具体地，涉及电子存储器电路的节能。
技术介绍
尽管自从二十世纪70年代第一次引入微处理器以来处理能力和存储容量发生了巨大的改变，然而微型计算机及其操作的基础技术还基本保持不变。这种基础操作的重要元素是在启动(开启或重启)微处理器或微计算机时执行的串行存在检测(SPD)。SPD是存储于RAM存储器模块中的信息，向微计算机的基本输入/输出系统(BIOS)告知模块的大小、数据宽度、速度、以及电压。BIOS使用该信息来适当地针对可靠性和性能来配置存储器。如果存储器模块不具有SPD，则BIOS假定存储器模块的信息。有时这是没有问题的，然而在其他时候，如在SDRAM存储器中常见的，计算机可能根本没有启动或者在计算机启动时所假定的信息可能引起致命的异常错误。因为如同许多集成电路技术一样，这样的集成电路(IC)已经被开发为访问RAM存储器模块中的SPD信息，所以可以具有以下商业上的益处：将整体计算机内的附加功能性集成到与执行SPD过程的半导体管芯相同的半导体管芯。因此将这样的SPD与自备温度传感器集成在一起是常见的。这提供了以下优点：如，减少了部件数量，减少了存货量(inventory)，减小了微处理器覆盖区(footprint)，以及降低了成本。然而，得到的集成电路具有更高的功耗，这对于PC内的主板应用来说不是关键的，而对于要供手持、便携、以及远程应用使用的微计算机的设计者而言是关键方面，其中这些微计算机的电力主要来自于电池模块。备选地，为了更低的制造成本以及标准化而将IC用作公共平台的一部分也具有功耗提高的缺点，因为通常所有提供的公共平-->台变型不需要完全的IC功能性。大部分现有技术多功能IC中功耗的调整是通过以下方式来执行的：向集成电路提供控制信号以命令集成电路应当为IC的哪个部分供电以及哪个部分不供电。然而，在集成电路的现有技术实例中常见的是，对IC的一部分永久供电，因为这些部分对于多于单个功能来说是公共的，例如，在集成的SPD和温度感测电路内，对振荡器保持供电，即使振荡器是电路总体功耗的主要部分，这是因为振荡器用于产生时钟以访问集成电路内的存储器以及被温度感测电路使用。有利的是克服现有技术的上述缺点中的一些缺点。
技术实现思路
根据本专利技术，提供了一种集成电路，该集成电路包括：第一电路，用于支持第一电路功能；第二电路，用于支持第二电路功能；数字接口电路，用于从集成电路外部接收振荡器信号；振荡器电路，在集成电路内部，用于提供第一时钟信号；以及控制电路。所述控制电路用于在第一操作模式下使能第一电路并为第一电路和第二电路当中的至少一个提供第一时钟信号，在第二操作模式下禁用集成电路内部的振荡器电路，禁用第二电路，以及从集成电路外部接收振荡器信号并以接收到的振荡器信号来驱动第一电路。根据本专利技术的另一实施例，提供了一种操作集成电路的方法，包括：(a)提供第一电路，所述第一电路用于支持第一电路功能；(b)提供第二电路，所述第二电路用于支持第二电路功能；(c)提供数字接口电路，所述数字接口电路用于从集成电路外部接收振荡器信号；(d)提供振荡器电路，所述振荡器电路在集成电路内部并且用于提供第一时钟信号；以及(e)提供控制电路，所述控制电路用于建立第一操作模式和第二操作模式，所述第一操作模式包括至少使能第一电路并为第一电路和第二电路中的至少一个提供第一时钟信号，所述第二操作模式包括-->至少禁用在集成电路内部的振荡器电路，禁用第二电路，以及从集成电路外部接收振荡器信号并以接收到的振荡器信号来驱动第一电路。根据本专利技术的另一实施例，提供了一种计算机可读介质，在所述计算机可读介质中存储有与预定的计算设备格式对应的数据。由合适的计算设备来执行数据使得提供集成电路，所述集成电路包括：第一电路，用于支持第一电路功能；第二电路，用于支持第二电路功能；数字接口电路，用于从集成电路外部接收振荡器信号；振荡器电路，在集成电路内部，用于提供第一时钟信号；以及控制电路。所述控制电路用于在第一操作模式下使能第一电路并为第一电路和第二电路当中的至少一个提供第一时钟信号，在第二操作模式下禁用集成电路内部的振荡器电路，禁用第二电路，以及从集成电路外部接收振荡器信号并以接收到的振荡器信号来驱动第一电路。附图说明现在将结合以下附图来描述本专利技术的示例实施例，附图中：图1A是典型PC主板的照片，示出了用于RAM存储器模块的多个插入点。图1B是标准DRAM存储器模块的照片，该标准DRAM存储器模块与图1的PC主板上用于RAM存储器模块的多个插入点装配在一起。图2示出了从SPD电路到RAM存储器模块的标准2线通信。图3示意性地示出了在组合的SPD和温度传感器IC内的本专利技术示例实施例。图4示意性地示出了本专利技术第一示例实施例的示例状态流程图。图5示出了根据本专利技术第一示例实施例的、从EEPROM读取的当前地址的示例时序图。图6示出了根据本专利技术第一示例实施例的、从EEPROM读取的选择性地址的示例时序图。具体实施方式图1A是典型的PC主板100的照片，示出了用于RAM存储器模块的-->多个插入点。所示的是184-管脚DIMM插口170，它是该典型PC主板的四个插口之一。184-管脚DIMM插口170的关键元素是第一接触部分170、中央脊(central ridge)172以及第二接触部分173。如图2所示，在RAM存储器模块160插入184-管脚DIMM插口170时，第一和第二接触部分170和173提供与RAM存储器模块160上184个焊盘的电接触。单个中央脊172防止其他RAM存储器模块的不正确插入。还可以部分地或完全地将184-管脚DIMM插口170替换成支持不同存储器模块的其他元件。因此，PC主板100可选地支持许多不同的存储器格式、物理大小以及存储器容量。被替换成SPD的并行存在检测解决了这种问题。图1B是标准DRAM存储器模块160的照片，所述DRAM存储器模块160与图1所示的PC主板上的184-管脚DIMM插口170装配在一起。如所示出的，标准DRAM存储器模块160包括电路165，在所述电路160上安装并电互连多个表面安装存储器芯片161。如所示出的，有8个表面安装存储器芯片161，这样，如果每个表面安装存储器芯片161是128k，则标准DRAM存储器模块160为微型计算机提供1024k(1Mb)的RAM存储器。如果每个表面安装存储器芯片161是256k，则标准DRAM存储器模块160提供2048k(2Mb)的RAM。还示出了第一电触点162和第二电触点163，所述第一电触点162是在电路165的每侧由52个焊盘组成的阵列，所述第二电触点163是在电路165的每侧由40个焊盘组成的阵列。这样，电路165的每侧提供92个焊盘，使得整个电路165具有184个焊盘以便与图1的184-管脚DIMM插口170中的184个接触管脚匹配。还示出了电路165中的沟槽164，沟槽164与图1的184-管脚DIMM插口170的单个中央脊172的位置和深度匹配。随着半导体制造工艺的改进，可选地提高了装配在每个表面安装存储器芯片161内的每个存储器IC的容量。同样对于其他应用而言，因为小模块仍然在商业上可用，所以可选地RAM模块在存储器容量方本文档来自技高网...

【技术保护点】
一种集成电路，包括：　（ａ）第一电路，用于支持第一电路功能；　（ｂ）第二电路，用于支持第二电路功能；　（ｃ）数字接口电路，用于从集成电路外部接收振荡器信号；　（ｄ）振荡器电路，在集成电路内部，用于提供第一时钟信号；以及　（ｅ）控制电路，用于在第一操作模式下使能第一电路并为第一电路和第二电路当中的至少一个提供第一时钟信号，在第二操作模式下禁用集成电路内部的振荡器电路，禁用第二电路，以及从集成电路外部接收振荡器信号并以接收到的振荡器信号来驱动第一电路。

【技术特征摘要】
【国外来华专利技术】2006.12.20 US 60/876,3141、一种集成电路，包括：(a)第一电路，用于支持第一电路功能；(b)第二电路，用于支持第二电路功能；(c)数字接口电路，用于从集成电路外部接收振荡器信号；(d)振荡器电路，在集成电路内部，用于提供第一时钟信号；以及(e)控制电路，用于在第一操作模式下使能第一电路并为第一电路和第二电路当中的至少一个提供第一时钟信号，在第二操作模式下禁用集成电路内部的振荡器电路，禁用第二电路，以及从集成电路外部接收振荡器信号并以接收到的振荡器信号来驱动第一电路。2、根据权利要求1所述的集成电路，其中，所述第一电路包括存储器电路；所述驱动第一电路包括操作存储器电路。3、根据权利要求1所述的集成电路，其中，所述第一电路包括串行存在检测电路。4、根据权利要求1所述的集成电路，其中，所述数字接口电路支持遵从数字通信协议的通信，所述数字通信协议是以下协议当中的至少一种：内置集成电路、通用串行总线、系统管理总线、PMCIA、物理以太网、无线以太网、PCI、SCI、SCSI、IEEE 488、RS-232、RS-422.RS-423、以及SPI。5、根据权利要求1所述的集成电路，其中，所述数字接口电路是内置集成电路。6、根据权利要求1所述的集成电路，其中，所述第一电路至少包括锁相环，所述锁相环至少依赖于所接收的振荡器信号而同步。7、根据权利要求6所述的集成电路，其中，所述数字接口电路支持遵从数字通信协议的通信，所述数字通信协议是以下协议当中的至少一种：内置集成电路、通用串行总线、系统管理总线、PMCIA、物理以太网、无线以太网、PCI、SCI、SCSI、IEEE488、RS-232、RS-422.RS-423、以及SPI。8、根据权利要求6所述的方法，其中，所述数字接口电路是内置集成电路。9、根据权利要求2所述的方法，其中，所述存储器电路是以下存储器当中的至少一种：随机存取存储器、只读存储器以及闪存。10、根据权利要求1所述的方法，其中，第一电路、第二电路、数字接口电路、振荡器电路以及控制电路当中的至少一个是集成电路，所述集成电路采用基于硅、硅锗、砷化镓、磷化铟、氮化镓以及聚合物当中的至少一种的半导体技术来制造。11、一种方法，包括：(a)提供第一电路，所述第一电路用于支持第一电路功能；(b)提供第二电路，所述第二电路用于支持第二电路功能；(c)提供数字接口电路，所述数字接口电路用于从集成电路外部接收振荡器信号；(d)提供振荡器电路，所述振荡器电路在集成电路内部并且用于提供第一时钟信号；以及(e)提供控制电路，所述控制电路用于建立第一操作模式和第二操作模式，所述第一操作模式包括至少使能第一电路并为第一电路和第二电路中的至少一个提供第一时钟信号，所述第二操作模式包括至少禁用在集成电路内部的振荡器电路，禁用第二电路，以及从集成电路外部接收振荡器信号并以接收到的振荡器信号来驱动第一电路。12、根据权利要求11所述的方法，其中，所述提供第一电路包括提供存储器电路；所述驱动第一电路包括操作...

【专利技术属性】
技术研发人员：阿南德·拉马钱德兰，马诺基·钱德兰，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL