半导体器件制造技术

提供了一种半导体器件。所述半导体器件包括衬底和多个材料层。所述衬底包括具有底表面和侧表面的凹入部和从侧表面延伸的凸出部。所述多个材料层具有在底表面上的平坦部以及从平坦部延伸且在侧表面之上延伸的侧部，并且所述多个材料层被相互隔开。这里，材料层的侧壁部中的至少一个的厚度大于材料层的平坦部的厚度。

【技术实现步骤摘要】

本公开涉及一种半导体器件，并且更具体而言，涉及一种具有三维结构的半导 体器件。
技术介绍
随着半导体技术的快速发展，更高的集成度、更低的功耗和更高速度的操作是 不断的设计目标。因为半导体器件变得被更加高度地集成，所以在集成半导体器件与导线和复杂 图案的接触过程中变得更加难以确保裕度。当在接触过程期间缺陷发生时，半导体器件 的可靠性降低，从而导致包括半导体器件的电子器件的性能劣化。相应地，存在通过确保具有复杂图案的接触过程的裕度而增加高度集成的半导 体器件的可靠性的需要。
技术实现思路
本公开提供一种具有改进的可靠性的半导体器件和用于形成不含具有高阶差的 开口的半导体器件的方法。本专利技术构思的实施例提供半导体器件，所述半导体器件包括衬底，所述衬底 包括具有底表面和侧表面的凹入部和从所述侧表面延伸的凸出部；以及，多个材料层， 所述多个材料层具有在底表面上的平坦部和从平坦部延伸且在侧表面之上延伸的侧部， 并且所述多个材料层被相互隔开，其中材料层的侧壁部中的至少一个的厚度大于材料层 的平坦部的厚度。根据实施例，所述半导体器件可以进一步包括栅极图案，所述栅极图案具有在 材料层的平坦部之间的栅极图案平坦部和在材料层的侧壁部之间的栅极图案侧壁部。这 里，材料层可以包括具有绝缘性质的材料。根据实施例，所述半导体器件可以进一步包括在栅极图案侧壁部的上表面上设 置的导电图案。这里，导电图案的宽度可以大于栅极图案侧壁部的宽度。根据实施例，所述半导体器件可以进一步包括在材料层之间的栅极绝缘图案。 这里，材料层可以包括具有导电性质的材料。根据实施例，所述半导体器件可以进一步包括在材料层的侧壁部的上表面上设 置的导电图案。这里，导电图案的宽度可以小于材料层的侧壁部的宽度。根据实施例，材料层的侧壁部可以具有由与提供平坦部的过程相同的过程提供 的主要侧壁部和接触主要侧壁部的辅助侧壁部。根据实施例，材料层的侧壁部的宽度可以大于在材料层中的两个相邻材料层之 间的间隔。根据实施例，材料层的侧壁部的上表面与凸出部的上表面共面，并且凸出部的 上表面可以平行于衬底的凹入部的底表面。根据实施例，所述半导体器件可以进一步包括从衬底的凹入部的底表面向上延 伸并且面向材料层的平坦部的侧表面的有源柱。根据实施例，所述半导体器件可以进一步包括从衬底的凹入部的底表面延伸并 且穿过材料层的平坦部的有源柱。附图说明包括附图，以提供专利技术构思的进一步的理解，并且附图并入在本说明书中并且 构成本说明书的一部分。附图示意专利技术构思的示例性实施例并且与说明一起用于解释发 明构思的原理。在图中图1是示出根据实施例的半导体器件的平面视图；图2是示出根据实施例的半导体器件的横截面视图；图3A到3G是示出根据实施例的、用于形成半导体器件的方法的横截面视图；图4A到4C是示出根据实施例的、用于形成半导体器件的方法的横截面视图；图5是示出根据实施例的半导体器件的横截面视图；图6A到6F是示出根据实施例的、用于形成半导体器件的方法的横截面视图；图7A到7C是示出根据实施例的、用于形成半导体器件的方法的横截面视图；图8是示出根据实施例的半导体器件的平面视图；图9是示出根据实施例的半导体器件的横截面视图；图IOA到IOE是示出根据实施例的、用于形成半导体器件的方法的横截面视 图；图IlA到IlC是示出根据实施例的、用于形成半导体器件的方法的横截面视 图；图12是示出根据实施例的半导体器件的横截面视图；图13A到13C是示出根据实施例的、用于形成半导体器件的方法的横截面视 图；图14A到14C是示出根据实施例的、用于形成半导体器件的方法的横截面视 图；图15是示出包括根据实施例的半导体器件的示例性存储器卡1100的框图；以及图16是示出包括具有根据实施例的半导体器件的存储器系统的数据处理系统的 框图。具体实施例方式将参考附图在下面更加详细地描述专利技术构思的示例性实施例。在全部附图和说 明书中，同样的附图标记可以指示同样的元件。图1是示出根据实施例的半导体器件的平面视图，并且图2是沿着图1的线I-I'截取的横截面视图。参考图1和2，可以提供衬底100。衬底100可以是基于半导体的半导体衬底。 衬底100可以包括阱区。阱区可以包括第一导电类型掺杂剂。衬底100可以包括具有底 表面106和侧表面108的凹入部A。衬底100可以包括从凹入部A的侧表面108延伸的 凸出部B。绝缘层104可以被设置在凸出部B上以限定凸出部B。相反，可以通过凹进 衬底100的凹入部A来限定衬底100的凹入部A。在此情形中，包括凹入部A和凸出部 B的衬底100可以是一体的。有源柱122可以被设置成从衬底100的凹入部A的底表面106向上延伸。有源 柱122可以垂直于衬底100延伸。有源柱122可以在其一端处被连接到共源区102。有 源柱122可以在其另一端处被连接到位线BL。有源柱122可以包括单晶或者多晶半导 体。共源区102可以被设置在衬底100中，以被电连接到有源柱122。共源区102 可以被设置成在衬底100的单元区中具有板状形式。共源区102可以包括高浓度的掺杂 剂。在共源区102中包括的掺杂剂可以是与阱中包括的掺杂剂不同的第二导电类型掺杂 剂。例如，当阱包括ρ型掺杂剂时，共源区102可以包括η型掺杂剂。材料层可以被设置在衬底100上，以被相互隔开。材料层可以包括具有绝缘性 质的材料。材料层可以包括单元间栅极绝缘层113和115、第一栅极间绝缘层111和第二 栅极间绝缘层117。绝缘层111、113、115和117可以分别包括在凹入部A的底表面106 上的绝缘层平坦部111a、113a、115a和117a以及分别包括绝缘层侧壁部111b、113b、 115b和117b。绝缘层侧壁部111b、113b、115b和117b分别从绝缘层平坦部111a、 113a、115a和117a延伸且在凹入部A的侧表面108之上延伸。绝缘层侧壁部111b、 113b、115b和117b中的至少一个的厚度可以大于绝缘层平坦部111a、113a、115a和117a 的相应的绝缘层平坦部的厚度。绝缘层侧壁部111b、113b、115b和117b的宽度可以大 于在绝缘层111、113、115和117中的两个相邻绝缘层之间的间隔。例如，绝缘层侧壁 部111b、113b、115b和117b的宽度可以分别地大于在绝缘层111和113之间；在绝缘 层113和115之间或者在绝缘层113和111之间；在绝缘层115和117之间或者在绝缘层 115和113之间；以及在绝缘层117和115之间的间隔。可以在衬底100上、从第二栅 极间绝缘层117隔开地设置串选择绝缘层118。栅极图案平坦部141a、143a、145a、147a和149a可以被设置在第一栅极间绝缘 平坦部11 Ia和衬底100的底表面106之间、绝缘层平坦部111a、113a、115a和117a之间 以及第二栅极间绝缘层平坦部117a和串选择绝缘层118之间。栅极图案侧壁部141b、143b、145b、147b和149b可以被设置在第一栅极间绝缘 层侧壁部Illb和衬底100的侧表面108之间、绝缘层侧壁部111b、113b、115b和117b 之间以及第二栅极间绝缘层侧壁部117b本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，所述衬底包括具有底表面和侧表面的凹入部以及从所述侧表面延伸的凸出部；以及多个材料层，所述多个材料层具有在所述底表面上的平坦部以及从所述平坦部延伸且在所述侧表面之上延伸的侧部，并且所述多个材料层被相互隔开，其中，所述材料层的所述侧壁部中的至少一个的厚度大于所述材料层的所述平坦部的厚度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：权成云，黄在晟，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR