本发明专利技术涉及提出了一种半导体器件的制备方法。器件的制备方法包括：在半导体层中制备；用绝缘材料填充沟槽；除去所选的部分绝缘材料，留下在沟槽底部的一部分绝缘材料；在剩余部分沟槽的一个或多个侧壁上，制备一个或多个隔片；使用一个或多个隔片作为掩膜，各向异性地刻蚀沟槽底部的绝缘材料，以便在绝缘物中形成沟槽；除去隔片；并用导电材料填充绝缘物中的沟槽。还可选择，在沟槽的侧壁和底部，形成一个氧化物－氮化物－氧化物（ＯＮＯ）结构，并在没有被ＯＮＯ结构占用的部分沟槽中，形成一个或多个导电结构。
【技术实现步骤摘要】
本专利技术主要涉及一种沟槽DMOS的制备方法，更确切地说，是一种带有可变厚度的 栅极氧化物的沟槽DMOS的制备方法。
技术介绍
DMOS (双扩散M0S)晶体管是一种MOSFET (金属氧化物半导体场效应管)，利用两 个顺序扩散阶梯，校准到一个公共边上，构成晶体管的通道区。DMOS晶体管通常是高电压、 高电流器件，既可以作为分立式晶体管，也可以作为功率集成电路的元件。DMOS晶体管仅用 很低的正向电压降，就可以在单位面积上产生高电流。典型的DMOS晶体管是一种叫做沟槽DMOS晶体管的器件，其中通道位于沟槽的侧 壁上，栅极形成在沟槽中，沟槽从源极延伸到漏极。布满了薄氧化层的沟槽用多晶硅填充， 比平面垂直DMOS晶体管结构对电流的限制还低，因此它的导通电阻较小。必须简单地制备一种沟槽DMOS晶体管，使可变厚度栅极沟槽氧化物的巧妙地置 于沟槽内部的各个部分，以便使器件的性能达到最优化。例如，最好将一个较薄的栅极氧化 物，置于沟槽的上部，以便最大化通道电流。相比之下，将一个较厚的栅极氧化物置于沟槽 底部，可以承载较高的栅极-至-漏极击穿电压。美国专利号为US4941026的专利提出了一种垂直沟道半导体器件，包括一个具有 可变厚度氧化物的绝缘栅极电极，但文中没有说明如何制备该器件。美国专利号为US4914058的专利提出了一种制备DMOS的工艺，包括将氮化物布满 凹槽，刻蚀内部凹槽，使侧壁穿过第一凹槽的底部延伸，通过氧化生长，将电介质材料布满 内部凹槽，以增加内部凹槽侧壁上的栅极沟槽电介质的厚度。美国专利号为2008/0310065的专利提出了一种瞬态电压抑制(TVS)电路，具有单 向阻滞以及对称的双向阻滞性能，与电磁干扰(EMI)过滤器相结合，位于第一导电类型的 半导体衬底上。TVS电路与EMI过滤器相结合还包括一个沉积在表面上的接地端，用于对 称的双向阻滞结构，在半导体衬底的底部，用于单向阻滞结构，输入端和输出端沉积在顶面 上，至少一个稳压二极管和多个电容器沉积在半导体衬底中，通过直接电容耦合，无需中间 的浮体区，以便将接地端耦合到输入和输出端上。电容器沉积在沟槽中，内衬有氧化物和氮 化物。正如原有技术所示，如果在沟槽中均勻地形成一种厚氧化物的话，使沟槽的纵横 比(深度A比上宽度B)较高，这在沟槽中进行多晶硅栅极背部填充时，会遇到困难。例如， 图1A-1D表示制备原有技术的单一栅极的原有技术的剖面图。正如图IA所示，沟槽106形 成在半导体层102中。厚氧化物104形成在沟槽106的底部和侧壁上，增大了沟槽的纵横 比A/B。多晶硅108原位沉积在沟槽106中。由于多晶硅沉积的高纵横比，如图IB所示，会 形成一个锁眼110。如图IC所示，先对多晶硅108进行回刻，然后如图ID所示，对整个多晶 硅108进行各向同性的高温氧化(HTO)氧化物刻蚀，仅保留一部分锁眼110。图2为一种现有的具有屏蔽多晶硅栅极的屏蔽栅极沟槽(SGT)器件200的剖面 图，第一多晶硅结构之间的内部-多晶硅氧化物(IPO) 202，构成栅极204，第二多晶硅结构 206作为导电屏蔽。依据一种原有技术工艺，这种结构是在两个多晶硅结构204和206之间 形成IP0202时，通过含有两个(ΙΡ0氧化层202和多晶硅层206的)回刻工序的过程形成 的。尤其是，构成屏蔽206的多晶硅沉积在沟槽中，并回刻，HDP氧化物形成在屏蔽206上， 并回刻，以便为构成栅极结构204的多晶硅的沉积留出空间。这种方法的不足在于，整个晶 圆上，IPO的厚度可操控性很差。IPO的厚度与两个独立、不相关的回刻工艺有关，即多晶硅 的刻蚀或氧化物的刻蚀或总的刻蚀过程，都会影响IPO厚度的不均勻性以及局部减薄。而且，在上述方法中，栅极沟槽电介质在侧壁的较厚部分上的厚度，以及在沟槽底 部的厚度，是相互关联的。一个厚度的改变必然引起另一个厚度的改变。
技术实现思路
在本专利技术的一个实施方式中，本专利技术提供的一种用于制备半导体器件的方法，包 括步骤a 在半导体层中制备宽度为A的第一沟槽；步骤b 用绝缘材料填充第一沟槽；步骤c 除去所选的部分绝缘材料，留下在第一沟槽底部的一部分绝缘材料；步骤d 在第一沟槽的剩余部分的一个或多个侧壁上，制备一个或多个预设宽度 为Tl的隔片；步骤e 使用一个或多个隔片作为掩膜，各向异性地刻蚀第一沟槽底部的绝缘材 料，在绝缘物中形成第二沟槽，使绝缘物在第二沟槽底部的预设厚度为T2，宽度A'由隔片 的厚度Tl决定，其中A'小于A ；以及步骤f:移去隔片，留在半导体中的第一沟槽的剩余部分具有宽度A"大于A'；以 及步骤g 用导电材料至少填充绝缘物中的第二沟槽。上述的方法，步骤d还包括在第一沟槽的剩余部分的侧壁上、沉积在沟槽中的绝 缘物上方以及半导体层上方形成预设厚度为Tl的氮化层；以及各向异性刻蚀氮化层，以构 成一个或多个隔片。上述的方法，步骤d还包括在所述制备一个氮化层之前，至少在第一沟槽的剩余 部分的侧壁上，制备第一氧化层。上述的方法，还包括在步骤g之前在第一沟槽的剩余部分的侧壁上，制备一个介 质层，作为栅极电介质；其中步骤g还包括用导电材料，至少填充一部分第一沟槽。上述的方法，还包括在步骤g之后回刻导电材料。上述的方法，还包括用绝缘材料填充一个在导电材料中的开口 ；以及回刻蚀绝 缘材料和导电材料。上述的方法，还包括在步骤b之前在沟槽的侧壁和底部，制备第一氧化层；以及在第一氧化层上方制备一个氮化层。上述的方法，步骤d还包括在所述的氮化层上方，制备一个预设厚度为Tl的多晶 硅层；以及各向异性地刻蚀多晶硅层，以构成隔片。上述的方法还包括在步骤g之后将导电材料回刻到沟槽中的绝缘材料顶面之 下，构成一个屏蔽电极；在沟槽中的导电材料上方形成一个绝缘层；除去裸露在沟槽侧壁 上以及半导体层上方的第一氧化层及氮化层；在沟槽侧壁上以及半导体层上方，形成一个 栅极介质层；以及用另一种导电材料，填充沟槽剩余部分，并回刻该导电材料，以构成栅极 电极。在另外一个实施方式中，本专利技术还提供另外一种用于制备半导体器件的方法，包 括步骤a 在半导体层中制备一个沟槽；步骤b 在沟槽的侧壁和底部，形成一个氧化物_氮化物_氧化物结构，其中氧化 物_氮化物_氧化物结构含有一个位于第一和第二氧化层之间的氮化层；以及步骤c 在没有被氧化物_氮化物_氧化物结构占用的一部分沟槽中，形成一个或 多个导电结构。 上述的方法，一个或多个导电结构含有一个具有夹在第一导电结构和第二导电结 构之间的绝缘材料的屏蔽栅极结构。上述的方法，步骤b包括在沟槽侧壁和底部以及半导体层的顶部，形成一个第一 氧化层；在第一氧化层上方形成一个氮化层；以及在氮化层上方形成一个第二氧化层。上述的方法，制备第二氧化层包括用第二氧化物填充沟槽；回刻第二氧化层，保 留沟槽底部的一部分第二氧化层；在第二氧化层上以及剩余部分沟槽的侧壁上，形成一个 带有预设厚度Tl的隔片层；各向异性刻蚀隔片层，在侧壁上构成一个或多个隔片；在沟槽 底部，将第二氧化层各向异性刻蚀到预设厚度T2 ；并且除去一个或多个隔片。上述的方法，步骤c包括用第一导电结构填充沟槽；将第一导电结构回刻到第二 氧化层的顶面以下；在第一导电结构上方，形成一个再次氧化层；除去裸露在沟槽侧壁本文档来自技高网...
【技术保护点】
一种用于制备半导体器件的方法，其特征在于，包括：步骤ａ：在半导体层中制备宽度为Ａ的第一沟槽；步骤ｂ：用绝缘材料填充第一沟槽；步骤ｃ：除去所选的部分绝缘材料，留下在第一沟槽底部的一部分绝缘材料；步骤ｄ：在第一沟槽的剩余部分的一个或多个侧壁上，制备一个或多个预设宽度为Ｔ１的隔片；步骤ｅ：使用一个或多个隔片作为掩膜，各向异性地刻蚀第一沟槽底部的绝缘材料，在绝缘物中形成第二沟槽，使绝缘物在第二沟槽底部的预设厚度为Ｔ２，宽度Ａ′由隔片的厚度Ｔ１决定，其中Ａ′小于Ａ；以及步骤ｆ：移去隔片，留在半导体中的第一沟槽的剩余部分具有宽度Ａ″大于Ａ′；以及步骤ｇ：用导电材料至少填充绝缘物中的第二沟槽。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：李亦衡，戴嵩山，常虹，陈军，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。