集成电路装置及电子设备制造方法及图纸

本发明专利技术提供一种能够在降低接线不良的发生的同时实现存储器的堆叠的集成电路装置及电子设备等。集成电路装置（１０）包括：控制部（３０），其执行被堆叠到集成电路装置（１０）上的存储器（１２１）的数据的读出控制、写入控制；第１～第ｉ焊垫（Ｐ１）～（Ｐｉ），其被连接在存储器（１２１）的第１～第ｉ存储器焊垫（ＰＭ１）～（ＰＭｉ）上；第ｊ～第ｋ焊垫（Ｐｊ）～（Ｐｋ），其被连接在第ｊ～第ｋ存储器焊垫（ＰＭｊ）～（ＰＭｋ）上；至少一个焊垫（Ｐｉ＋１）～（Ｐｊ－１），其被配置在第ｉ焊垫（Ｐｉ）和第ｊ焊垫（Ｐｊ）之间。焊垫（Ｐｉ＋１）～（Ｐｊ－１）为，不与存储器（１２１）的存储器焊垫连接，且用于与集成电路装置（１０）的外部之间进行信号的输入或输出的焊垫。

【技术实现步骤摘要】

本专利技术涉及集成电路装置及电子设备等。
技术介绍
公知有通过将多个存储器堆叠并封装从而得到大存储容量的堆叠存储器方法。作 为该堆叠存储器方法的现有技术，有专利文献1所公开的技术。但是，该堆叠存储器方法，是将相同焊垫排列的存储器进行堆叠的方法，而不是例 如将进行电子光学面板的显示控制的显示控制器芯片、和图像存储器芯片进行堆叠的这 种，将焊垫排列不同的芯片进行堆叠的方法。并且，已知在以这种方式将焊垫排列不同的第1、第2的芯片进行堆叠，并将第1芯 片的焊垫和第2芯片的焊垫进行连接时，将会产生连接接线变长，或相邻焊垫之间的连接 接线短路的问题。在先技术文献专利文献专利文献1 日本特开2000-91729号公报
技术实现思路
专利技术所要解决的课题根据本专利技术的几种形式，能够提供一种集成电路装置及电子设备，其能够在降低 接线不良的产生等的同时进行存储器的堆叠。用于解决课题的方法本专利技术的一种方式涉及的集成电路装置，包括第1焊垫 第i焊垫，与被堆叠在 集成电路装置上的存储器的第1存储器焊垫 第i存储器焊垫相连接；第j焊垫 第k焊 垫，与所述存储器的第j存储器焊垫 第k存储器焊垫连接(1 < i < j < k)；至少一个焊 垫，被配置在所述第i焊垫和所述第j焊垫之间，所述至少一个焊垫为，不与所述存储器的 存储器焊垫连接，且用于与集成电路装置的外部之间进行信号的输入或输出的焊垫。根据本专利技术的第一方式，在集成电路装置中设置有与存储器的第1 第i存储器 焊垫相连接的第1 第i焊垫，和与第j 第k存储器焊垫相连接的第j 第k焊垫。并 且，在第i焊垫和第j焊垫之间，设置有不与存储器的存储器焊垫连接，且用于与集成电路 装置的外部之间进行信号的输入或输出的至少一个焊垫。这样设置焊垫，例如在第i存储 器焊垫和第j存储器焊垫之间的距离较远的情况下等，也能够降低连接集成电路装置的焊 垫、与堆叠在集成电路装置中的存储器的存储器焊垫的接线的接线不良的产生。此外，在本专利技术的另一种形式中，所述集成电路装置也可以为，具备，用于执行所 述存储器的数据的读出控制、写入控制的控制部，所述控制部在所述存储器的芯片被堆叠 到集成电路装置上的堆叠模式下，执行所述存储器的数据的读出控制、写入控制，而在所述 存储器的芯片未被堆叠到集成电路装置上的非堆叠模式下，执行外部存储器的数据的读出控制、写入控制，被配置在所述第i焊垫和所述第j焊垫之间的所述至少一个焊垫为，在所 述非堆叠模式下，用于输出或输入所述外部存储器的数据信号、地址信号及控制信号中的 至少一个信号的非堆叠模式用焊垫。。通过这种方式，在非堆叠模式下，能够通过配置在第i焊垫和所述第j焊垫之间的 至少一个焊垫，来输出或输入所述外部存储器的数据信号、地址信号及控制信号中的至少 一个信号。因此，能够提供一种可对应于堆叠模式与非堆叠模式的双方的集成电路装置。此外，在本专利技术的另一种形式中，也可以采用如下结构，即，所述第i存储器焊垫 和所述第j存储器焊垫之间，未配置有存储器焊垫。通过这种发式，在第i存储器焊垫和第j存储器焊垫之间存在未配置存储器焊垫 的间隙区域的情况下，也能够通过在第i焊垫和第j焊垫之间配置不与存储器焊垫连接的 焊点，从而实现降低接线不良的发生等。此外，在本专利技术的另一种形式中，也可以采用如下结构，S卩，在将所述第i存储器 焊垫和所述第j存储器焊垫之间的距离设为LDS，将存储器焊垫的配置间距设为LP时， LDS 彡 2LP。通过这种方式，在第i存储器焊垫和第j存储器焊垫之间的距离LDS，远离至大于 等于2LP的情况下，也能够通过在第i焊垫和第j焊垫之间配置不与存储器焊垫连接的焊 垫，从而降低接线不良的发生等。此外，在本专利技术的另一种形式中，也可以采用如下结构，S卩，在所述第i存储器焊 垫和所述第j存储器焊垫之间配置有电源焊垫。通过这种方式，在所述第i存储器焊垫和所述第j存储器焊垫之间配置有电源焊 垫的情况下，也能够通过在第i焊垫和第j焊垫之间配置不与存储器焊垫连接的焊垫，从而 降低接线不良的发生等。此外，在本专利技术的另一种形式中，也可以采用如下结构，S卩，所述第1存储器焊 垫 所述第i存储器焊垫及所述第j存储器焊垫 所述第k存储器焊垫，是包含于第1存 储器焊垫组中的存储器焊垫，或是包含于第2存储器焊垫组中的存储器焊垫，其中，所述第 1存储器焊垫组沿着所述存储器的芯片的第1芯片边而配置，而所述第2存储器焊垫组沿着 所述存储器的芯片的与所述第1芯片边对置的第3芯片边而配置；所述第1焊垫 所述第 i焊垫及所述第j焊垫 所述第k焊垫，是包含于第1焊垫组中的焊垫，或是包含于第2焊 垫组中的焊垫，其中，所述第1焊垫组沿着集成电路装置的第1边而配置，而所述第2焊垫 组沿着所述集成电路装置的与所述第1边对置的第3边而配置。通过这种方式，能够降低存储器的第1存储器焊垫组和集成电路装置的第1焊垫 组连接时的接线不良、以及存储器的第2存储器焊垫组和集成电路装置的第2焊垫组连接 时的接线不良的产生。此外，在本专利技术的另一种形式中，也可以采用如下结构，S卩，所述存储器是存储图 像数据的图像存储器，所述控制部根据存储在所述图像存储器中的图像数据来进行电子光 学装置的显示控制。通过这种方式，能够在降低接线不良的发生等的同时，对存储用于电子光学装置 显示控制的图像数据的图像存储器进行堆叠。此外，在本专利技术的另一种形式中，也可以采用如下结构，即，包含所述第1焊垫组，其被连接在所述第1存储器焊垫组上，并沿着集成电路装置的所述第1边而配置，其中， 所述第1存储器焊垫组沿着所述图像存储器的芯片的所述第1芯片边而配置；所述第2焊 垫组，其被连接在所述第2存储器焊垫组上，并沿着集成电路装置的所述第3边而配置，其 中，所述第2存储器焊垫组沿着所述图像存储器的芯片的所述第3芯片边而配置；第3焊垫 组，其沿着集成电路装置的与所述第1边及所述第3边交叉的第2边而配置，并输出所述电 子光学装置的显示控制用的数据信号及控制信号。根据本专利技术的另一种形式，通过使图像存储器的第1、第2存储器焊垫组连接在第 1、第2焊垫组上，从而能够与被堆叠的图像存储器之间进行图像存储器用的信号的交换。 并且，能够根据从图像存储器读出的图像数据，生成显示控制用信号，并通过第3焊垫组供 给到外部的电子光学装置中。而且，根据本专利技术的第一种形式，由于图像存储器被堆叠在集 成电路装置中，因此与将对应于图像存储器的存储器块配置在集成电路装置的核心区域上 的方法相比，实现了集成电路装置的小面积化。此外，用于连接在图像存储器的第1、第2存 储器焊垫组上的第1、第2焊垫组，由于沿着集成电路装置的第1、第3边而被设置，因此容 易将第1、第2存储器焊垫组和第1、第2焊垫组连接，从而能够降低接线不良的可能性等。此外在本专利技术的另一种形式中，也可以采用如下结构，S卩，包含主机接口用的第4 焊垫组，所述第4焊垫组沿着集成电路装置的与所述第2边对置的第4边而配置。通过这种方式，由于能够有效地利用与集成电路装置的第2边对置的第4边的空 的区域，从而配置主机接口用的第4焊垫组，因此能够有效地在第1、第2、第3、第4边上配 置焊垫组。此外，在本专利技术的另一种形式中，也可以采用如下结构，S卩，包含输出所本文档来自技高网...

【技术保护点】
一种集成电路装置，其特征在于，包括：第１焊垫～第ｉ焊垫，与被堆叠在集成电路装置上的存储器的第１存储器焊垫～第ｉ存储器焊垫相连接；第ｊ焊垫～第ｋ焊垫，与所述存储器的第ｊ存储器焊垫～第ｋ存储器焊垫连接（１＜ｉ＜ｊ＜ｋ）；至少一个焊垫，被配置在所述第ｉ焊垫和所述第ｊ焊垫之间，所述至少一个焊垫为，不与所述存储器的存储器焊垫连接，且用于与集成电路装置的外部之间进行信号的输入或输出的焊垫。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小川英树，岩佐伊郎，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]