基于ＦＰＧＡ的自整定ＰＩＤ控制器制造技术

本实用新型专利技术公开了一种基于ＦＰＧＡ的自整定ＰＩＤ控制器，其特征是由ＦＰＧＡ控制Ａ／Ｄ转换器采集系统设定值与被控对象输出的误差信号，所述误差信号一路接入ＦＰＧＡ内部的数字ＰＩＤ控制器，并在所述数字ＰＩＤ控制器中经过比例、积分和微分操作产生被控对象的数字控制信号，所述数字控制信号经Ｄ／Ａ转换器向被控对象输出模拟控制信号；所述误差信号的另一路接入ＦＰＧＡ中自适应遗传算法ＡＧＡ模块，在所述ＦＰＧＡ中采用自适应遗传算法对ＰＩＤ控制器参数进行自整定，并生成所述Ａ／Ｄ转换器和Ｄ／Ａ转换器的驱动时序。本实用新型专利技术具备自适应、自组织的能力、能自动整定ＰＩＤ控制器的参数，同时具备传统ＰＩＤ控制器结构简单、鲁棒性强、可靠性高的特点。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及工业现场控制领域，更具体地说是一种采用FPGA实现且具有自整定功能的智能PID控制器。
技术介绍
目前，在工业控制过程中，80％以上工业控制回路仍然应用着PID控制，许多高级控制都是以PID控制为基础。在PID控制中，控制效果的好坏完全取决于PID参数的整定与优化。实际系统具有许多不确定性因素，例如参数变化，被忽略的非线性，负载扰动，各种检测噪声等。特别是常规调节器的控制参数具有固定形式，且PID控制器参数的整定和优化主要靠现场工程技术人员手工整定，整定的好坏很大程度上依赖操作人员的经验和水平，加之实际系统千差万别，控制对象日益复杂，使PID参数的整定具有相当大的难度，且要耗费大量的人力物力。这些都可能严重影响系统的平稳性和控制精度。对于被控对象稳态和动态品质都是十分不利的。
技术实现思路
本技术是针对现有PID控制器参数整定存在的缺陷，提供一种基于FPGA的自整定PID控制器。利用现场可编程逻辑器件FPGA来设置主控制器，选择合适的外围器件，利用FPGA丰富的I/O口、内部逻辑、连线资源和并行计算能力，结合自适应遗传算法对PID控制器参数进行整定。本技术解决技术问题采用如下技术方案：本技术基于FPGA的自整定PID控制器的结构特点是：由FPGA控制A/D转换器采集系统设定值与被控对象输出的误差信号，所述误差信号一路接入FPGA内部的数字PID控制器，并在所述数字PID控制器中经过比例、积分和微分操作产生被控对象的数字控制信号，所述数字控制信号经D/A转换器向被控对象输出模拟控制信号；所述误差信号的另一路接入FPGA中自适应遗传算法AGA模块，在所述FPGA中采用自适应遗传算法对PID控制器参数进行自整定，并生成所述A/D转换器和D/A转换器的驱动时序。本技术基于FPGA的自整定PID控制器的结构特点也在于：所述FPGA外接可使系统投入PID控制器参数整定的参数整定起动开关，并外接用于设定A/D转换器和D/A转换器的时钟频率的六位拨码开关。所述FPGA采用EP1C3T144C8，以LT1086实现系统外部5V电源到所述EP1C3T144C8的IO端的3.3V电压的电源转换，采用LT1587_1.5实现3.3V到EP1C3T144C8内核1.5V电压的电源转换；所述FPGA外接JTAG和AS两种配置模式，采用20MHZ有源晶振提供系统时钟。所述A/D转换器采用TLC5510，所述TLC5510的八位数字量输出连接到所述FPGA的八个IO端，所述A/D转换器的使能信号连接到所述FPGA的第59脚，并且设置为低电平-->有效；所述A/D转换器的转换时钟CLK连接到所述FPGA的第72脚。所述D/A转换器采用THS5651，所述THS5651的数字输入端口直接连接到所述FPGA的IO口，所述THS5651的时钟引脚连接到所述FPGA的第51脚；所述THS5651采用二进制输入格式，其输出信号通过运放THS4001构成的电流电压变换电路将输出的电流信号转变为用于控制被控对象的电压信号，输出电压范围为-5V到+5V。本技术是由FPGA控制A/D采集系统设定值与被控对象输出的误差信号，将采集到的误差信号送入FPGA内部的数字PID控制器，数字PID控制器对误差信号进行比例、积分、微分操作，产生被控对象的数字控制信号，经D/A变换后输出模拟信号便可直接作用于被控对象，进而调节被控对象的输出。误差信号送给数字PID控制器同时，也输入到自适应遗传算法，自适应遗传算法通过误差绝对值时间积分评价函数，对每一组PID控制器参数进行评价，保留较优的，对于适应度较差PID控制器参数个体的不断进行遗传操作，直至找到相对最优的PID控制器参数。整定过程中LED显示整定工作状态，整定结束后输出最优PID控制器参数。可编程逻辑器件FPGA具有配置灵活，集成度高，尤其是具有出色的并行计算能力。自适应遗传算法是一种模拟生物进化机制的随机全局优化搜索方法，具有很强的全局优化能力及鲁棒性。本技术中采用FPGA结合自适应遗传算法对PID控制参数进行调节，将大大提高PID控制器参数的整定效率，提高系统运行的可靠性。与已有技术相比，本技术有益效果体现在：1、本技术采用FPGA结合自适应遗传算法实现的PID控制器使PID参数自动达到优化，采用一键式参数整定，节约了大量人力和物力及时间。2、本技术整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用，大大提高算法的运行速度，整定时间短，响应速度快。3、本技术具有高可靠性，控制系统简单，系统控制部分的简单设置进一步带来了系统的高可靠性，这也主要是因为可编程逻辑器件FPGA的使用，替代一些数字逻辑电路的使用，减少电路的元件数量，相比于过多的分离器件技术具有数倍的稳定性。4、本技术为一个通用的PID控制器，易于维护、体积小、适应度高。对于不同的控制对象，可选择不同的采样时钟频率进行控制。由于系统简单，极大地方便了维护，降低维护成本。附图说明图1为本技术原理框图。图2为本技术自适应遗传算法FPGA实现结构框图。图3自适应遗传算法FPGA实现状态机。图4为本技术FPGA电源电路。图5为本技术FPGA配置与时钟电路。图6为本技术控制系统主电路。以下通过具体实施方式，结合附图对本技术作进一步说明。-->具体实施方式图1为采用自适应遗传算法进行PID控制器参数自整定的系统原理框图，整个系统以FPGA为控制核心，结合A/D转换器、D/A转换器等构成智能PID控制器。在图1中的控制系统中，输入值和被控对象的输出值相减得到误差信号error作为A/D转换器的输入；A/D转换器输出的数字信号同时送入数字PID控制器和自适应遗传算法AGA模块，经过AGA迭代运算以后得到较优的控制器参数kp、ki和kd作用于PID控制器。误差信号经比例、积分和微分运算后输出到DAC。DAC输出的模拟信号就是被控对象的输入信号。电源模块由于向FPGA提供3.3V和1.5V的系统电压，其中3.3V为FPGA的IO口电压，1.5V为FPGA的内核电压。下载配置模块用于实现FPGA的程序代码下载配置。LED显示模块用于显示系统工作状态，按键用于系统时钟设置、复位功能。图2为自适应遗传算法FPGA实现结构框图，自适应遗传算法在FPGA中实现由初始化模块、选择模块、交叉变异模块、存储模块、多路选择器模块、随机数模块、双口RAM存储单元和控制模块等构成。图3为自适应遗传算法FPGA实现状态机，状态idle和stop是一个复位和一个结束状态，而状态st1、状态st2、状态st3和状态st4是四个工作状态，分别是初始化群体状态、选择状态、交叉变异状态和存储状态，各状态的工作过程如下：状态idle：系统的异步复位信号reset只要变为低电平，状态机就会立即跳转到idle，在该状态下各模块开始对一些信号进行初始化，包括遗传代数、计数器的初值、随机数初值的装载、以及一些控制信号的初值设置等等，这个过程我们统称为复位。复位结束后自动转入状态st1。状态st1：该状态系统工作在初始化群体阶段。进入状态st1后，控制模块立刻将信号st本文档来自技高网...

【技术保护点】
一种基于ＦＰＧＡ的自整定ＰＩＤ控制器，其特征是：由ＦＰＧＡ控制Ａ／Ｄ转换器采集系统设定值与被控对象输出的误差信号，所述误差信号一路接入ＦＰＧＡ内部的数字ＰＩＤ控制器，并在所述数字ＰＩＤ控制器中经过比例、积分和微分操作产生被控对象的数字控制信号，所述数字控制信号经Ｄ／Ａ转换器向被控对象输出模拟控制信号；所述误差信号的另一路接入ＦＰＧＡ中自适应遗传算法ＡＧＡ模块，在所述ＦＰＧＡ中采用自适应遗传算法对ＰＩＤ控制器参数进行自整定，并生成所述Ａ／Ｄ转换器和Ｄ／Ａ转换器的驱动时序。

【技术特征摘要】
1.一种基于FPGA的自整定PID控制器，其特征是：由FPGA控制A/D转换器采集系统设定值与被控对象输出的误差信号，所述误差信号一路接入FPGA内部的数字PID控制器，并在所述数字PID控制器中经过比例、积分和微分操作产生被控对象的数字控制信号，所述数字控制信号经D/A转换器向被控对象输出模拟控制信号；所述误差信号的另一路接入FPGA中自适应遗传算法AGA模块，在所述FPGA中采用自适应遗传算法对PID控制器参数进行自整定，并生成所述A/D转换器和D/A转换器的驱动时序。2.根据权利要求1所述的基于FPGA的自整定PID控制器，其特征是所述FPGA外接可使系统投入PID控制器参数整定的参数整定起动开关，并外接用于设定A/D转换器和D/A转换器的时钟频率的六位拨码开关。3.根据权利要求1所述基于FPGA的自整定PID控制器，其特征是所述FPGA采用EP1C3T144C8，以LT1086实现系统外部5V电源到所述EP1C3T144C8的IO端的3.3V电压的电源...

【专利技术属性】
技术研发人员：曲立国，黄友锐，胡海波，唐超礼，凌六一，
申请(专利权)人：安徽理工大学，
类型：实用新型
国别省市：34[中国|安徽]