本实用新型专利技术涉及到远程监控的技术领域，公开了一种数字信号处理系统的调试工具，包括用于调试用的计算机和可编程逻辑芯片，所述的存储器芯片与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统还包括数字信号处理系统外设总线，所述的数字信号处理系统外设总线直接与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统与所述的两个先进先出存储器芯片通信连接。该调试工具和调试方法能够提高输出的速度，减少对指令的消耗，减少对芯片外设的占用，配合示波器使用，能精确监测某一子程序的执行时间和执行的频繁度。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及到数字信号处理系统进行调试方面的
技术介绍
数字信号处理系统是以数字信号来处理大量信息的器件。其工作原理是接收模拟 信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中 把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度 可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重 要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。数字信号处理系统软件开发过程中经常要对运行程序进行监控，通常的做法是用 带格式转换的屏幕打印函数通过串口把信息输出到调试用的计算机终端。存在的缺点有几点1.由于通常串口的波特率通常最大值是115200Kbit/秒。发送一个字节就需要 86us，输出的速度太慢.2.在调用带格式转换的屏幕打印函数输出某一变量时，通常需要进行格式转换， 这将消耗大量的指令，对于一个实时性要求很强的数字信号处理系统程序将造成很大的影 响·3.在系统只有一个串口时，将影响串口做其它用途。4.不能精确监测某一子程序的执行时间。
技术实现思路
本技术目的旨在提供一种数字信号处理系统的调试工具，该调试上具能够提 高输出的速度，减少对指令的消耗，减少对芯片外设的占用，配合示波器使用，能精确监测 某一子程序的执行时间和执行的频繁度。为实现上述目的，本技术采用的技术方案为一种数字信号处理系统的调试 工具，包括用于调试用的计算机和可编程逻辑芯片，配合示波器使用，所述的调试用的计算 机与所述的可编程逻辑芯片通信连接，所述数字信号处理系统的调试工具包括两个先进先 出存储器芯片，该两个存储器芯片一个用于数据输入、另外一个用于数据输出，所述的先进 先出存储器芯片与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统还包括数字 信号处理系统外设总线，所述的数字信号处理系统外设总线直接与所述的可编程逻辑芯片 通信连接，所述的数字信号处理系统与所述的两个先进先出存储器芯片通信连接。所述一种数字信号处理系统的调试工具，所述的数字信号处理系统的调试工具还 包括8位扩展口，所述的8位扩展口与可编程逻辑芯片通信连接。所述一种数字信号处理系统的调试工具，所述的数字信号处理系统的调试工具在 可编程逻辑芯片的内部建立一个状态机，用于监测所述的调试用的计算机的信号状态，判 断是读地址操作，还是写地址操作，实现所述的调试用的计算机与所述的可编程逻辑芯片的信息交换。所述一种数字信号处理系统的调试工具，所述的调试用的计算机与所述的可编程 逻辑芯片通信协议按照EPP协议进行的。8位扩展口的作用，数字信号处理系统某些信息也可以通过可编程逻辑芯片直接 与8位扩展口通讯(跳过先进先出存储器芯片)，把数据写到扩展口上，使得数字信号处理 系统的某些调试信息更快速的反应在本工具的扩展口引脚上，配合示波器的测量，可以非 常精确的分析出数字信号处理系统某些子程序的执行情况，我们在所需分析的子程序入口 处写一条将扩展口某一引脚置成高电平的指令，子程序出口处写一条将扩展口某一引就脚 置成低电平的指令，通过示波器查看某一引脚是否出现过高低变化的电平，就能确定该子 程序是否执行到，计算某一引脚高低电平变化的次数就可以知道该子程序执行的次数，而 某一引脚高电平的持续时间就是该子程序的执行时间，这些分析对实时数字信号处理系统 是非常必要且有效的。附图说明图1本技术实施例的结构示意图；图2本技术实施例的数字信号处理系统发数据调试用的计算机的流程图；图3本技术实施例数字信号处理系统读调试用的计算机的数据流程图；图4本技术实施例调试用的计算机读数据的流程图；图5本技术实施例调试用的计算机写数据的流程图具体实施方式如图1所示，一种数字信号处理系统的调试工具，包括调试用的计算机101、可编 程逻辑芯片102、存储器芯片103、数字信号处理系统外设总线104、8位扩展口 105 ；包括用 于调试用的计算机101和可编程逻辑芯片102，所述的调试用的计算机101与所述的可编程 逻辑芯片102通信连接，所述数字信号处理系统的调试工具包括两个存储器芯片103，该两 个存储器芯片103—个用于数据输入、另外一个用于数据输出，所述的存储器芯片103与所 述的可编程逻辑芯片102通信连接，所述的数字信号处理系统还包括数字信号处理系统外 设总线104，所述的数字信号处理系统外设总线104直接与所述的可编程逻辑芯片102通 信连接，所述的数字信号处理系统与所述的两个存储器芯片103通信连接。所述的数字信 号处理系统的调试工具还包括8位扩展口 105，所述的8位扩展口 105与可编程逻辑芯片 102通信连接。所述的数字信号处理系统的调试工具在可编程逻辑芯片的内部建立一个状 态机，用于监测所述的调试用的计算机的信号状态，判断是读地址操作，还是写地址操作， 实现所述的调试用的计算机与所述的可编程逻辑芯片的信息交换。所述的调试用的计算机 与所述的可编程逻辑芯片通信协议按照EPP协议进行的。调试用的计算机端101并口通过引脚Jl连接到可编程逻辑芯片引脚的U2对应 关系，可编程逻辑芯片引脚JP3接数字信号处理系统，可编程逻辑芯片引脚jl接调试用的 计算机，可编程逻辑芯片引脚jp2接5V电源，可编程逻辑芯片引脚jp4接8位扩展口。调 试用的计算机端与可编程逻辑芯片引脚U2的通讯是按EPP协议进行的，可编程逻辑芯片内 我们建了一个专门处理EPP协议的状态机，可识别调试用的计算机端过来的读数据，写数据，读地址，写地址命令，调试用的计算机发数据到数字信号处理系统通过引脚Jl发EPP 写数据，数据经调试用的计算机引脚DATA0-7进入可编程逻辑芯片引脚U2，可编程逻辑芯 片引脚U2通过引脚DB0-7送到引脚U3 D0-D7 ；当数字信号处理系统端通过引脚JP3访问 可编程逻辑芯片引脚U2得知引脚U3内有数可读时，引脚U3的数即可通过U3的Q0-Q7被 数字信号处理系统通过JP3读到数字信号处理系统发数到调试用的计算机通过JP3数据 经DATA_IN0-7进入Ul可编程逻辑芯片，调试用的计算机通过Jl访问U2查到Ul有数可读 (可编程逻辑芯片的空满标志都接可编程逻辑芯片内，调试用的计算机端可以访问到它， 数字信号处理系统端也能访问到它)时，通过U2 DB0-DB7把Ul的Q0-Q7的数读到Jl端。 0UT_0 0UT_7是数字信号处理系统同可编程逻辑芯片直接通讯的通道，主要是用来写扩 展口的数据和查询FIFO的空满状态用。J3上的531_ADDR1531_ADDR2为数字信号处理系统 的两个地址信号，它在U2内将被译成四个地址，一个给Ul (CS_1)，一个给U3 (CS_2)，还有两 个留给可编程逻辑芯片自己使用，这样数字信号处理系统通过JP3以不同的地址就能访问 到Ul U2 U3. JPl用来下载可编程逻辑芯片程序用.数字信号处理系统要输出的调试信 息以高速(133Mhz)对先进先出存储器芯片进行写操作，调试用的计算机端的并口通过EPP 协议经由可编程逻辑芯片访问先进先出存储器，解决速度瓶颈问题。由于本方案是通过外 设总线访问的方式输出信息，不会占用外设设备本文档来自技高网...
【技术保护点】
一种数字信号处理系统的调试工具，包括用于调试用的计算机和可编程逻辑芯片，选择配合示波器使用，所述的调试用的计算机与所述的可编程逻辑芯片通过并口通信连接，其特征在于，所述数字信号处理系统的调试工具包括两个先进先出存储器芯片，该两个先进先出存储器芯片一个用于数据输入、另外一个用于数据输出，所述的存储器芯片与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统还包括数字信号处理系统外设总线，所述的数字信号处理系统外设总线直接与所述的可编程逻辑芯片通信连接，所述的数字信号处理系统与所述的两个先进先出存储器芯片通信连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：甘国锋，
申请(专利权)人：佛山市智邦电子科技有限公司，
类型：实用新型
国别省市：44[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。