本发明专利技术公开一种液晶面板，包括：一显示区域与一非显示区域。非显示区域具有一栅驱动电路以及一配线区域，其中该栅驱动电路依序输出六个脉冲信号，且该配线区域将第1脉冲信号转换成为显示区域上的一第1栅驱动信号，一第2脉冲信号转换成为显示区域上的一第4栅驱动信号，一第3脉冲信号转换成为显示区域上的一第5栅驱动信号，一第4脉冲信号转换成为显示区域上的一第2栅驱动信号，一第5脉冲信号转换成为显示区域上的一第3栅驱动信号，一第6脉冲信号转换成为显示区域上的一第6栅驱动信号。
【技术实现步骤摘要】
本专利技术涉及一种液晶面板，特别是关于一种整合栅驱动电路的以及特定子像素排 列的液晶面板。
技术介绍
请参照图1A，其所绘示为公知整合栅驱动电路的液晶面板示意图。一般来说，整合 栅驱动电路(gate on array,G0A)的液晶面板上包括一非显示区域与一显示区域100。非 显示区域上更包括一栅驱动电路(gate driver) 120以及一配线区域110。而显示区域100 则为一双栅极(dual gate)架构的薄膜晶体管阵列。显示区域100包括多条栅极线(gate line, Gl G12)、多条数据线(data line, Dl D3)以及多个子像素(sub-pixel)。其中，多个子像素包括红子像素、绿子像素、蓝子 像素，每个子像素更包括一个开关晶体管以及一储存单元，开关晶体管的控制端连接至栅 极线，开关晶体管的二端分别连接至数据线以及储存单元。由于显示区域100为双栅极架构的薄膜晶体管阵列，因此每一列的子像素由二栅 极线来控制，且一条数据线可提供颜色数据至同一列的二子像素。以第一列由左至右为例， 第一个子像素为红子像素，连接于第一栅极线Gl以及第一数据线Dl ；第二个子像素为绿子 像素，连接于第二栅极线G2以及第一数据线Dl ；第三个子像素为蓝子像素，连接于第一栅 极线Gl以及第二数据线D2 ；第四个子像素为红子像素，连接于第二栅极线G2以及第二数 据线D2 ；第五个子像素为绿子像素，连接于第一栅极线Gl以及第三数据线D3 ；第六个子像 素为蓝子像素，连接于第二栅极线G2以及第三数据线D3。再者，栅驱动电路120由多个移位寄存器(shift register) 201 212串接所组 成。并且根据一时钟脉冲组(CLK1 CLK6)依序产生脉冲信号(gl gl2)。配线区域110上包括多条布局线路(layout trace)，可将栅驱动器120所产生 的脉冲信号(gl gl2)传递至相对应的栅极线(Gl G12)，以及将源驱动器(source driver,未绘示)所产生的颜色数据传递至数据线(Dl D3)上。由图IA可知，第一脉 冲信号(gl)经布局线路传递至第一栅极线(Gl)而成为第一栅驱动信号(gate driving signal)；第二脉冲信号(g》经布局线路传递至第一栅极线(6 而成为第二栅驱动信号， 并依此类推。请参照图1B，其所绘示为公知整合栅驱动电路的液晶面板的相关信号示意图。其 中，数据线(Dl 上的振幅仅代表颜色数据的极性而已，并非颜色数据的实际数值。再 者，任意的时间相邻的数据线(Dl D3)极性相反。由图IB可知，脉冲信号或者栅驱动信号每次开启IT的时间，并且会依序产生多个 脉冲信号或者栅驱动信号(gl/Gl g9/G9)。而数据线(Dl D3)上，每2T的时间即会改 变颜色数据的极性。因此，当所有的脉冲信号皆传递至所有的栅极线时，连接至第一数据线Dl上所有 子像素即如图IC所示的次序(1st 12th)接收颜色数据。也就是说，从第一列依序由左至右的子像素接收颜色数据，之后再由第二列依序由左至右的子像素接收颜色数据，并依 此类推。同理，其他数据线上的像素也以相同的次序接收颜色数据不再赘述。而所有子像 素所具有的极性即如图IA显示区域100所示，例如第一列中第一个子像素为红色子像素， 其接收颜色数据的极性为正极性，并以代号R(+)来表示。然而，由于公知的整合栅驱动电路的液晶面板利用一条数据线提供同一列左右子 像素的颜色数据。因此，左右的子像素会因为脉冲信号的充电不足而造成左右子像素的亮 度不均，造成整个画面上很明显的亮暗垂直条纹。因此，提出一个全新架构的整合栅驱动电 路的液晶面板即为本专利技术最主要的目的。
技术实现思路
本专利技术的目的在于提出一种液晶面板，其利用配线区域的跳接布局线路并且控制 源驱动电路输出的极性周期，完成一个全新架构的整合栅驱动电路的液晶面板。本专利技术提出一种液晶面板，包括一非显示区域，具有一栅驱动电路以及一配线 区域，其中该栅驱动电路依序输出六个脉冲信号，且该配线区域将一第(6Π+1)脉冲信号 转换成为一第(6n+l)栅驱动信号，一第(611+ 脉冲信号转换成为一第(6n+4)栅驱动信 号，一第(6n+;3)脉冲信号转换成为一第(611+ 栅驱动信号，一第(6n+4)脉冲信号转换成 为一第(611+ 栅驱动信号，一第(611+ 脉冲信号转换成为一第(6n+;3)栅驱动信号，一 第(6n+6)脉冲信号转换成为一第(6n+6)栅驱动信号；以及，一显示区域，包括一数据线、 六个子像素与六条栅极线依序接收上述六个栅驱动信号，其中，该六个子像素连接至该数 据线，且一第(6n+l)子像素根据该第(6n+l)栅驱动信号接收该数据线上的一第(6n+l) 数据，一第(611+ 子像素根据该第(6n+4)栅驱动信号接收该数据线上的一第(6n+2)数 据，一第(6n+;3)子像素根据该第(611+ 栅驱动信号接收该数据线上的一第(6n+;3)数据， 一第(6n+4)子像素根据该第(611+ 栅驱动信号接收该数据线上的一第(6n+4)数据，一 第(611+ 子像素根据该第(6n+;3)栅驱动信号接收该数据线上的一第(611+ 数据，一第 (6n+6)子像素根据该第(6n+6)栅驱动信号接收该数据线上的一第(6n+6)数据，其中η为 大于等于零的整数。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附附图，作详细说明如下。附图说明图IA所绘示为公知整合栅驱动电路的液晶面板示意图；图IB所绘示为公知整合栅驱动电路的液晶面板的相关信号示意图；图IC所绘示为公知整合栅驱动电路的液晶面板中子像素接收颜色数据的次序；图2Α所绘示为本专利技术整合栅驱动电路的液晶面板示意图；图2Β所绘示为本专利技术整合栅驱动电路的液晶面板之相关信号示意图；图2C所绘示为本专利技术整合栅驱动电路的液晶面板中子像素接收颜色数据的次 序。其中，附图标记100显示区域110配线区域120栅驱动电路 300显示区域310配线区域320栅驱动电路330源驱动电路具体实施例方式请参照图2A，其所绘示为本专利技术整合栅驱动电路的液晶面板示意图。整合栅驱动 电路的液晶面板上包括一非显示区域与一显示区域300。非显示区域上更包括一栅驱动电 路320以及一配线区域310。而显示区域300则为一双栅极(dual gate)架构的薄膜晶体 管阵列。换句话说，图2A中的虚线部分为整合栅驱动电路的液晶面板，而整合栅驱动电路 的液晶面板更连接外部的一源驱动电路(source driver) 330。显示区域300包括多条栅极线(Gl G18)、多条数据线(Dl D3)以及多个子像 素。其中，多个子像素包括红子像素、绿子像素、蓝子像素，每个子像素更包括一个开关晶体 管以及一储存单元，开关晶体管的控制端连接至栅极线，开关晶体管的二端分别连接至数 据线以及储存单元。显示区域300为双栅极架构的薄膜晶体管阵列，因此每一列的子像素由二栅极线 来控制，且一条数据线可提供颜色数据至同一列的二子像素。以第一列由左至由为例，第 一个子像素为红子像素，连接于第一栅极线Gl以及第一数据线Dl ；第二个子像素为绿子像 素，连接于第二栅极线本文档来自技高网...
【技术保护点】
１．一种液晶面板，其特征在于，包括：一非显示区域，具有一栅驱动电路以及一配线区域，其中该栅驱动电路依序输出六个脉冲信号，且该配线区域将一第（６ｎ＋１）脉冲信号转换成为一第（６ｎ＋１）栅驱动信号，一第（６ｎ＋２）脉冲信号转换成为一第（６ｎ＋４）栅驱动信号，一第（６ｎ＋３）脉冲信号转换成为一第（６ｎ＋５）栅驱动信号，一第（６ｎ＋４）脉冲信号转换成为一第（６ｎ＋２）栅驱动信号，一第（６ｎ＋５）脉冲信号转换成为一第（６ｎ＋３）栅驱动信号，一第（６ｎ＋６）脉冲信号转换成为一第（６ｎ＋６）栅驱动信号；以及一显示区域，包括一数据线、六个子像素与六条栅极线依序接收上述六个栅驱动信号，其中，该六个子像素连接至该数据线，且一第（６ｎ＋１）子像素根据该第（６ｎ＋１）栅驱动信号接收该数据线上的一第（６ｎ＋１）数据，一第（６ｎ＋２）子像素根据该第（６ｎ＋４）栅驱动信号接收该数据线上的一第（６ｎ＋２）数据，一第（６ｎ＋３）子像素根据该第（６ｎ＋５）栅驱动信号接收该数据线上的一第（６ｎ＋３）数据，一第（６ｎ＋４）子像素根据该第（６ｎ＋２）栅驱动信号接收该数据线上的一第（６ｎ＋４）数据，一第（６ｎ＋５）子像素根据该第（６ｎ＋３）栅驱动信号接收该数据线上的一第（６ｎ＋５）数据，一第（６ｎ＋６）子像素根据该第（６ｎ＋６）栅驱动信号接收该数据线上的一第（６ｎ＋６）数据，其中ｎ为大于等于零的整数。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：李豪捷，廖一遂，许益祯，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。