本实用新型专利技术是为了防止电子装置在受到雷电感应产生的浪涌等异常强大电流、电压的袭击时而损毁电子设备一种防雷盒。本实用新型专利技术采取的技术方案是：采用双瞬态电压抑制二极管并接在输入信号线的两端，由于并口是与计算机同信的端口，因此同时两路信号进入并口，经过并口的数据读取，在所有通信中必须形成环路，并口数据输出到终端线路两头。具体特征是：本电路具有８路信号的输入输出。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
一种新型防雷盒电路
本技术属于电子
，涉及通信防雷电路。 技术背景长距离连线的电子装置，如果处于雷区极易由于雷电感应产生的浪涌，尤其雷 电感应产生的广谱无线电波，使连线成为良好的接收天线，由于是两根线，因此将产生 共模干扰信号，信号强度可达数千伏，接地电容极易被击穿，同时两根电线对地的瞬间 阻抗不同而产生高达3000伏的差模电压，可轻松击穿驱动电源的整流二极管和线路板不 同极性电极间的电气间隙。因此在设计时必须加入防雷装置。目前广泛使用的防雷盒基本利用防雷管连接电路，成本较高，而本装置采用双 瞬态电压抑制二极管，通过并接使其达到防雷管同样的防雷效果，同时不会应为一个瞬 态电压抑制二极管失效而是整个电路失去防雷保护。
技术实现思路
本技术是为了防止电子装置在受到雷电感应产生的浪涌等异常强大电流、 电压的袭击时而损毁电子设备一种防雷盒。本技术采取的技术方案是采用双瞬态电压抑制二极管并接在输入信号线 的两端，由于并口是与计算机同信的端口，因此同时两路信号进入并口，经过并口的数 据读取，在所有通信中必须形成环路，并口数据输出到终端线路两头。具体特征是本电路具有8路信号的输入输出，第一路信号经过Portl 1，Portl2 输入经过并接的两个瞬态电压抑制二极管VD1-1、VD1-2,分别进入并据读取，信号经 由端脚13和25输出到终端t8。附图说明附图1本技术电路原理图具体实施方式实施方式本电路具有8路信号的输入输出，第一路信号经过Portll，Portl2输入经过并接 的两个瞬态电压抑制二极管VD1-1、VD1-2，分别进入并口 Jl的端脚1和14，信号进入 计算机，经过数据读取，信号经由端脚2和14输出到终端tl。第二路信号经过Port21，Port22输入经过并接的两个瞬态电压抑制二极管 VD3-1、VD3-2，分别进入并口 Jl的端脚3和15，信号进入计算机，经过数据读取，信 号经由端脚3和16输出到终端t2。第三路信号经过Port31，Port32输入经过并接的两个瞬态电压抑制二极管 VD5-1、VD5-2，分别进入并口 Jl的端脚5和17，信号进入计算机，经过数据读取，信 号经由端脚5和18输出到终端t3。第四路信号经过Port41，Port42输入经过并接的两个瞬态电压抑制二极管 VD7-1、VD7-2，分别进入并口 Jl的端脚6和19，信号进入计算机，经过数据读取，信 号经由端脚7和19输出到终端t4。第五路信号经过Port51，Port52输入经过并接的两个瞬态电压抑制二极管 VD2-1、VD2-2，分别进入并口 Jl的端脚8和20，信号进入计算机，经过数据读取，信 号经由端脚8和21输出到终端t5。第六路信号经过Port61，Port62输入经过并接的两个瞬态电压抑制二极管 VD4-1、VD4-2，分别进入并口 Jl的端脚9和22，信号进入计算机，经过数据读取，信 号经由端脚10和22输出到终端t6。口 Jl的端脚1和14，信号进入计算机，经过数据读取，信号经由端脚2和14输 出到终端tl。第二路信号经过Port21，Port22输入经过并接的两个瞬态电压抑制二极管 VD3-1、VD3-2，分别进入并口 Jl的端脚3和15，信号进入计算机，经过数据读取，信 号经由端脚3和16输出到终端t2。第三路信号经过Port31，Port32输入经过并接的两个瞬态电压抑制二极管 VD5-1、VD5-2，分别进入并口 Jl的端脚5和17，信号进入计算机，经过数据读取，信 号经由端脚5和18输出到终端t3。第四路信号经过Portl，Port42输入经过并接的两个瞬态电压抑制二极管 VD7-1、VD7-2，分别进入并口 Jl的端脚6和19，信号进入计算机，经过数据读取，信 号经由端脚7和19输出到终端t4。第五路信号经过Port51，Port52输入经过并接的两个瞬态电压抑制二极管 VD2-1、VD2-2，分别进入并口 Jl的端脚8和20，信号进入计算机，经过数据读取，信 号经由端脚8和21输出到终端t5。第六路信号经过Port61，Port62输入经过并接的两个瞬态电压抑制二极管 VD4-1、VD4-2，分别进入并口 Jl的端脚9和22，信号进入计算机，经过数据读取，信 号经由端脚10和22输出到终端t6。第七路信号经过Port71，Port72输入经过并接的两个瞬态电压抑制二极管 VD6-1、VD6-2，分别进入并口 Jl的端脚11和23，信号进入计算机，经过数据读取，信 号经由端脚11和M输出到终端t7。第八路信号经过PortSl，Port82输入经过并接的两个瞬态电压抑制二极管 VD8-1、VD8-2，分别进入并口 Jl的端脚12和25，信号进入计算机，经过数第七路信 号经过Port71，Port72输入经过并接的两个瞬态电压抑制二极管VD6-1、VD6-2，分别进 入并口 Jl的端脚11和23，信号进入计算机，经过数据读取，信号经由端脚11和M输出 到终端t7。第八路信号经过PortSl，Port82输入经过并接的两个瞬态电压抑制二极管 VD8-1、VD8-2，分别进入并口 Jl的端脚12和25，信号进入计算机，经过数据读取，信 号经由端脚13和25输出到终端t8。以上所述之实施例只为本技术的较佳实施例，并非一次限制本技术的 实施范围，故凡以本技术之形状、原理所作之变化，均涵盖于本技术的保护范围之内。权利要求1.一种新型防雷盒电路，其特征采用双瞬态电压抑制二极管并接在输入信号线的两 端，由于并口是与计算机通信的端口，因此同时两路信号进入并口，经过并口的数据读 取，在所有通信中必须形成环路，并口数据输出到终端线路两头。2.根据权利要求所述1本电路，具有8路信号的输入输出，第一路信号经过Portll， Portl2输入经过并接的两个瞬态电压抑制二极管VD1-1、VD1-2,分别进入并口 Jl的端 脚1和14，信号进入计算机，经过数据读取，信号经由端脚2和14输出到终端tl;第二 路信号经过Port21，Port22输入经过并接的两个瞬态电压抑制二极管VD3-1、VD3-2, 分别进入并口 Jl的端脚3和15，信号进入计算机，经过数据读取，信号经由端脚3和16 输出到终端t2;第三路信号经过Port31，Port32输入经过并接的两个瞬态电压抑制二极 管VD5-1、VD5-2，分别进入并口 Jl的端脚5和17，信号进入计算机，经过数据读取， 信号经由端脚5和18输出到终端t3 ；第四路信号经过Port41，Port42输入经过并接的两 个瞬态电压抑制二极管VD7-1、VD7-2，分别进入并口 Jl的端脚6和19，信号进入计算 机，经过数据读取，信号经由端脚7和19输出到终端t4;第五路信号经过Port51，Port52 输入经过并接的两个瞬态电压抑制二极管VD2-1、VD2-2,分别进入并口 Jl的端脚8和 20，信号进入计算机，经过数据读取，信号经由端脚8和21输出到终端t5;第六路信号 经过Port61，Port62输入经过并接的两个瞬态电压抑制二极管VD4-1、VD4-2,分别进入 并口 Jl的端脚9和22，信号进入计算机，经过数据读取本文档来自技高网...
【技术保护点】
一种新型防雷盒电路，其特征采用双瞬态电压抑制二极管并接在输入信号线的两端，由于并口是与计算机通信的端口，因此同时两路信号进入并口，经过并口的数据读取，在所有通信中必须形成环路，并口数据输出到终端线路两头。
【技术特征摘要】
【专利技术属性】
技术研发人员：姜俊旗，
申请(专利权)人：姜俊旗，
类型：实用新型
国别省市：44[中国|广东]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。