利用阻变器件进行除法计算的方法技术

本发明专利技术涉及微电子技术领域，公开一种利用阻变器件进行除法计算的方法，包括步骤：设定进位标准为除数a，待施加在余数阻变器件上的脉冲个数为被除数b；将商阻变器件转变为高阻态；将余数阻变器件转变为高阻态；在余数阻变器件上施加a个正脉冲电压，使余数阻变器件转变为相应的低阻态；在商阻变器件上施加一个正脉冲电压，使商阻变器件转变为相应的低阻态，并将余数阻变器件转变为高阻态；当施加完b个脉冲后，商阻变器件的当前阻态相应的已施加的正脉冲电压个数为b/a的商，当前余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。本发明专利技术的方法是仅通过两个器件就可以实现除法功能，该器件结构简单，便于集成，非常适合大规模生产。

【技术实现步骤摘要】

本专利技术涉及微电子
，尤其涉及一种。
技术介绍
传统的计算机通常是利用二进制逻辑实现信息处理和存储功能，而且信息处理 (或计算)和存储在不同的器件或功能模块中分别实现的，其运算过程通常是一步接一步的串行过程。其中除法计算是较为复杂的过程，利用类似大脑神经元及网络的方法实现多值除法计算并存储有更高的效率和更简单的结构，是未来信息科学发展的一个重要方向。 首先要获得实现多值存储和计算的器件和电路，目前已经提出很多方法来除法功能，但是这些方法通常都需要很复杂的电路结构。出于对高性能、高集成度的需求，我们希望新型的除法器具有很高的速度、低操作电压和电流、能够实现多值运算、结构简单、适于集成、成本低廉等功能。目前，一种利用电阻变化的新型非挥发性存储器具有高速度(< 5ns)、低操作电压(< IV)，高存储密度、易于集成等优点，成为了下一代半导体存储器的强有力竞争者。这种被称为“阻变存储器(RRAM) ”的器件一般具有金属_绝缘体_金属的结构，即在两层金属电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是金属氧化物，常见的有NiO，TiO2, HfO2, ZrO2, WO3, Ta2O5等等。阻变存储器的工作方式包括单极和双极两种， 前者在器件两端施加单一极性的电压，利用外加电压大小不同控制阻变材料的电阻值在高低电阻态之间转换，以实现数据的写入和擦除；而后者是利用施加不同极性的电压控制阻变材料电阻值的转换。习惯上称阻变材料由高阻态到低阻态的转变为program或者SET，由低阻态到高阻态的转变为eraze或者RESET。由于RRAM在合适的电压电流控制下其阻值可以精确控制，因此RRAM被认为具有作为多值逻辑器件的潜力。特殊的操作可能可以使RRAM实现各种运算和逻辑功能。
技术实现思路
(一)要解决的技术问题本专利技术的目的是如何利用阻变器件进行除法计算，进而简单实现器件的除法计算。( 二)技术方案为达到上述目的，本专利技术提出了一种，其特征在于，包括步骤Si、设定进位标准为除数a，待施加在余数阻变器件上的脉冲个数为被除数b ；S2、将商阻变器件转变为高阻态；S3、将所述余数阻变器件转变为高阻态；S4、在所述余数阻变器件上施加a个正脉冲电压，使所述余数阻变器件转变为相应的低阻态；S5、在商阻变器件上施加一个正脉冲电压，使所述商阻变器件转变为相应的低阻态，并将所述余数阻变器件转变为高阻态；S6、如果还未施加在所述余数阻变器件上的脉冲个数大于a，则进行步骤S3，如果还未施加在所述余数阻变器件上的脉冲个数小于a，则进行步骤S7 ；S7、在所述余数阻变器件上施加还未施加的正脉冲电压直至完成；S8、商阻变器件的当前阻态相应的已施加的正脉冲电压个数存储为b/a的商，当前所述余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。其中，在步骤S7之后还包括将所述余数阻变器件和所述商阻变器件转变为高阻态。其中，将所述余数阻变器件和所述商阻变器件转变为高阻态的方法是对其施加一个负脉冲电压。其中，所述正脉冲电压的电压大小是1-10V。其中，所述正脉冲电压的脉冲宽度是0. Ins-Ims0其中，所述负脉冲电压的电压大小是1-5V。(三)有益效果本专利技术的上述技术方案具有如下优点本专利技术的方法是仅通过两个阻变器件就可以实现除法功能，该器件结构简单，便于集成，与传统硅基CMOS工艺兼容，非常适合大规模生产。同时器件具有高速度(ns量级)，低操作电压(几伏)等优点，符合未来高性能器件的要求。并且这种基于阻变器件的除法器电路结构简单，算法简单易行。附图说明图1对处于高阻态的阻变器件连续施加相同的正向脉冲电压后，其电阻响应变化的结果图；图2为本专利技术的流程图。 具体实施例方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。阻变器件的制备过程如下在硅片的衬底上物理气相淀积(PVD) —层金属，例如钼(Pt)，厚度为5-100nm;再 PVD或者原子层淀积(ALD) —层金属氧化物，例如氧化铪(HfO2),厚度5-30nm;通过离子注入的方法向氧化物中注入杂质元素，例如钆(Gd)(目的是增加缺陷，使转变更稳定)，浓度为0. 1-10% ；再PVD —层金属(例如钛)或者其它导电材料，如氮化钛(TiN)；通过光刻刻蚀的方法得到隔离的阻变器件。作为存储器，阻变器件传统的操作方法是当器件处于高阻态时，在其两端施加合适的脉冲电压(电压大于5V，脉冲宽度lms-ls)，其阻值会发生从高阻态到低阻态的转变。 我们的研究显示，当施加比这个转变电压略小且更快速的脉冲时，器件的阻值会发生一定幅度的降低。当连续施加相同的脉冲时，其阻值会逐渐降低。如图1所示给出这一过程的阻值变化，开始时器件处于高阻态，其阻值为1. 2 X IO5 Ω，当施加4. 5V/20ns的脉冲时，其阻值逐渐减小，可以实现累加功能。上述现象的原理是金属氧化物由其内部存在的细丝形导电通道的连通和断开导致的。导电通道是由氧缺陷排列而成。在外界电压的作用下，氧化物内部生成新的氧缺陷，从而导致了器件从高阻态到低阻态的转变。当外加脉冲电压较小较快时，缺陷生成的较少，因此通道生成的数量也相对较少，这些通道有助于电子的传导， 因此电导会逐渐增加。随着连续施加脉冲，通道越来越多，电阻按一定规律稳步减小。根据阻变器件的上述特性，如图2所示，本专利技术的，包括步骤 Si、设定进位标准为除数a，待施加在余数阻变器件上的脉冲个数为被除数b ；S2、在商阻变器件上施加一个负脉冲电压(1-5V)将其转变为高阻态(对应所存储的值为0)；S3、在余数阻变器件上施加一个负脉冲电压(1-5V)将其转变为高阻态(对应所存储的值为0)；S4、在余数阻变器件上施加a个正脉冲电压，使余数阻变器件转变为相应的低阻态；S5、在商阻变器件上施加一个正脉冲电压，使商阻变器件转变为相应的低阻态 (相当于存储的值加1)，并将余数阻变器件转变为高阻态(再次将余数阻变器件清零)；S6、如果还未施加在余数阻变器件上的脉冲个数大于a，则进行步骤S3，如果还未施加在余数阻变器件上的脉冲个数小于a，则进行步骤S6 ；S7、在余数阻变器件上施加还未施加的正脉冲电压直至完成；S8、商阻变器件的当前阻态相应的已施加的正脉冲电压个数为b/a的商，余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。最后在余数阻变器件和商阻变器件上施加一个负脉冲电压，将其转变为高阻态 (清零)，等待下一次除法计算。正脉冲电压的电压大小是1-10V，脉冲宽度是0. Ins-Ims。下面以8/3为例进行本专利技术方法的说明。Si、设定进位标准为除数3，待施加在余数阻变器件上的脉冲个数为被除数8 ；S2、将商阻变器件清零；S3、将余数阻变器件清零；S4、在余数阻变器件上施加3个正脉冲电压；S5、在商阻变器件上施加一个正脉冲电压，并将余数阻变器件清零；S6、如果还未施加在余数阻变器件上的脉冲个数大于3，则进行步骤S3，如果还未施加在余数阻变器件上的脉冲个数小于3，则进行步骤S7 ；(执行步骤S3-S6该具体过程是当余数阻变器件施加3个正电压脉冲后，商阻变器件施加一个正脉冲电压(也就是自加1)，余数阻变本文档来自技高网...

【技术保护点】
１．一种利用阻变器件进行除法计算的方法，其特征在于，包括步骤：Ｓ１、设定进位标准为除数ａ，待施加在余数阻变器件上的脉冲个数为被除数ｂ；Ｓ２、将商阻变器件转变为高阻态；Ｓ３、将所述余数阻变器件转变为高阻态；Ｓ４、在所述余数阻变器件上施加ａ个正脉冲电压，使所述余数阻变器件转变为相应的低阻态；Ｓ５、在商阻变器件上施加一个正脉冲电压，使所述商阻变器件转变为相应的低阻态，并将所述余数阻变器件转变为高阻态；Ｓ６、如果还未施加在所述余数阻变器件上的脉冲个数大于ａ，则进行步骤Ｓ３，如果还未施加在所述余数阻变器件上的脉冲个数小于ａ，则进行步骤Ｓ７；Ｓ７、在所述余数阻变器件上施加还未施加的正脉冲电压直至完成；Ｓ８、所述商阻变器件的当前阻态相应的已施加的正脉冲电压个数存储为ｂ／ａ的商，当前所述余数阻变器件的阻态相应的已施加的正脉冲电压个数存储为ｂ／ａ的余数。

【技术特征摘要】

【专利技术属性】
技术研发人员：康晋锋，陈冰，高滨，张飞飞，陈沅沙，刘力锋，刘晓彦，
申请(专利权)人：北京大学，
类型：发明
国别省市：11