逐次逼近型模数转换器制造技术

本发明专利技术公开了一种逐次逼近型模数转换器，包括数模转换电路，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器，将数模转换电路转换后的数字信号与电压比较器的参考电压比较后，锁存并输出给逐次逼近寄存器；逐次逼近寄存器，用于存储电压比较器输出端的信号；所述电压比较器的输出端包括锁存器，所述锁存器的输入端并联一个二输入端的与非门，所述与非门的输出端信号供给逐次逼近寄存器的时钟信号输入端，作为逐次逼近寄存器的时钟信号源；所述逐次逼近寄存器包括N个级联的D触发器，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。本发明专利技术逐次逼近型模数转换器，转换精度高。

sar adc

The invention discloses a successive approximation analog-to-digital converter, including DAC circuit, analog signal acquisition signal source, and converted into digital signal; voltage comparator, voltage comparator and digital signal digital analog conversion circuit of the converted voltage reference is after the latch and output to the successive approximation register; successive approximation register for storage, signal output end of the voltage comparator; the output terminal of the voltage comparator includes a latch input in parallel the latch of a two input NAND gate, the output signal of the NAND gate supply successive approximation register clock signal input, as the clock signal the source of successive approximation register; the successive approximation register including N D triggers a cascade of D, to trigger high as a benchmark, followed by the adjacent two The output of each D flip-flop is connected with a trigger circuit. The invention relates to a successive approximation analog-to-digital converter with high conversion accuracy.

【技术实现步骤摘要】

本专利技术涉及一种模数转换器的芯片设计，特别涉及一种逐次逼近型模数转换器的芯片设计。
技术介绍
模数转换器，用于将模拟信号转换为数字信号。在数字电子产品中，很多数字电子产品的信号源都是模拟信号，因此，要用模数转换器将模拟信号转换为数字信号。例如，当数字电视的信号源为模拟视频信号时，数字电视中的模数转换器将模拟礼视频信为数字视频信号后，输出数字视频信号。再如，温度传感器，采集周围环境温度信号的模拟量，转换为数字信号后，显示在显示屏上。逐次逼近型模数转换器，是模数转换器中的一种。传统的逐次逼近型模数转换器，包括电压比较器，以及与电压比较器输出端电连接的逐次逼近寄存器；电压比较器包括前置放大器和锁存器，逐次逼近寄存器的时钟信号为系统时钟信号，其结构如图1所示，包括N个级联的D触发器，D触发器的输出端Q经两个串联的非门后输出的信号CK/、CK2'、 CKn-2' XKn-ZXKn'为逐次逼近寄存器的输出端信号。SAMPCLK’为逐次逼近寄存器的采样信号，CLK’为逐次逼近寄存器的时钟信号源。模数转换器的时序图请参照图2，系统时钟信号CLK’上升沿到来时，逐次逼近寄存器SAR’输出信号通过Tlog’的建立时间得到逐次逼近寄存器逻辑电平信号，数模转换电路DAC’的输出信号通过Tdac’建立时间发生跳变，则电压比较器的前置放大器Pre-amp’将数模转换电路DAC’的输出信号进行放大，当系统时钟 CLK’的下降沿到来时，前置放大器完成了对数模转换电路DAC’输出端信号的放大，此时，前置放大器的响应时间为Tpreamp’，同时，电压比较器输出端的锁存器通过Tlatch’时间将电压比较器输出的信号进行锁存。锁存器建立时间到下一个系统时钟的上升沿到来的时间为剩余时间 Tvoid'；则一个系统时钟周期 Tclk，= Tlatch，+Tlog，+Tpreamp，+Tvoid'。其中，Vcm’为电压比较器的参考电压。从系统时钟周期Tclk’中可以看出，一个系统时钟周期的Tvoid’为剩余时间信号，为无用的时钟信号，而电压比较器中的前置放大器中的前置放大响应时间Tpreamp’小于半个系统时钟周期Tclk’，即前置放大器的响应时间Tpreamp’较短，不能有效放大数模转换电路DAC’的输出端的信号，则使模数转换器的转换精度变低。
技术实现思路
本专利技术所要解决的技术问题是，克服以上不足，提供了一种转换精度高的逐次逼近型模数转换器。为了解决上述技术问题，本专利技术的技术方案是一种逐次逼近型模数转换器，包括数模转换电路，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器，将数模转换电路转换后的数字信号与电压比较器的参考电压比较后，锁存并输出给逐次逼近寄存器；逐次逼近寄存器，用于存储电压比较器输出端的信号；所述电压比较器的输出端包括锁存器，所述锁存器的输入端并联一个二输入端的与非门，所述与非门的输出端信号供给逐次逼近寄存器的时钟信号输入端，作为逐次逼近寄存器的时钟信号源；所述逐次 逼近寄存器包括N个级联的D触发器，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。进一步的，所述触发电路包括一个与二输入端与门和一个非门，所述二输入端与门的其中一个输入端为触发电路的第一输入端，所述第一输入端与相邻近的两个D触发器中高位D触发器的输出端连接；所述二输入端与门的另一输入端与所述非门的输出端连接，所述非门的输入端为触发电路的第二输入端，所述第二输入端与相邻近的两个D触发器中低位D触发器的输出端连接。本专利技术的有益效果是逐次逼近寄存器的时钟信号源为电压比较器的锁存器输入端并联的与非门的输出端信号，而非系统时钟信号CLK ；逐次逼近寄存器的输出信号CKn 是为了配合时钟信号源而调整的一种电路结构。采用本结构的逐次逼近型模数转换器后， 时序图如下，当一个系统时钟信号周期Tclk下降沿到来时，电压比较器的锁存器开始锁存前置放大器的上一次的输出信号，完成上一次锁存的响应时间为Tlatch ；逐次逼近寄存器的输出端信号CKn，经过Tlog的建立时间产生逐次逼近寄存器的逻辑电平信号；当逐次逼近寄存器的输出端有逻辑电平信号时，电压比较器的前置放大器将逐次逼近寄存器的输出端的逻辑电平信号进行放大，此时前置放大器的响应时间信号Tpreamp开始建立；当逐次逼近寄存器的输出端有逻辑电平信号时，数模转换电路的输出端信号跳变，其跳变时间为 Tdac ；当这个系统时钟信号周期Tclk的下一个下降沿到来时，前置放大器的响应时间信号 Tpreamp建立结束。从本专利技术模数转换器的时序图中可以看出，一个系统时钟信号周期Tclk = Tlatch+Tlog+Tpreamp.与现有技术的时序图相比，在一个系统时钟周期内不存在剩余时间信号，而且前置放大器的响应时间信号Tpreamp大于半个系统时钟周期，小于一个系统时钟周期。因此，采用本专利技术逐次逼近型模数转换器后，其前置放大器中的前置放大响应时间信号Tpreamp较长，能有足够多的时间去放大数模转换电路输出端的信号，从而提高模数转换器的转换精度。附图说明图1是现有技术模数转换器的逐次寄存器的结构2是现有技术模数转换器的时序图；图3是本专利技术模数转换器中电压比较器的结构图；图4是本专利技术模数转换器中逐次寄存器的结构图；图5是本专利技术模数转换器的时序图。具体实施例方式下面结合附图对本专利技术作详细描述如图3-4所示，本专利技术逐次逼近型模数转换器，包括数模转换电路DAC，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器1，将数模转换电路DAC转换后的数字信号与电压比较器1的参考电压比较后，锁存并输出给逐次逼近寄存器SAR ；逐次逼近寄存器SAR，用于存储电压比较器1输出端的信号；所述电压比较器1的输出端包括锁存器2，所述锁存器2的输入端并联一个二输入端的与非门3，所述与非门3的输出端信号SAR_ valid供给逐次逼近寄存器SAR的时钟信号输入端，作为逐次逼近寄存器SAR的时钟信号源；所述逐次逼近寄存器SAR包括N个级联的D触发器，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。所述触发电路包括一个与二输入端与门5和一个非门4，所述二输入端与门5的其中一个输入端为触发电路的第一输入端，所述第一输入端与相邻近的两个D触发器中高位 D触发器的输出端连接；所述二输入端与门5的另一输入端与所述非门5的输出端连接，所述非门5的输入端为触发电路的第二输入端，所述第二输入端与相邻近的两个D触发器中低位D触发器的输出端连接；所述二输入端与门5的输出端信号为触发电路的输出信号，即逐次逼近寄存器的输出信号。如图4所示，本专利技术逐次逼近寄存器SAR的电路结构图，第N个D触发器的输出端 QN与第N个触发电路的第一输入端连接，第N-I个D触发器的输出端Qim与触发电路的第二输入端连 接；第二个D触发器的输出端Q2与第一个触发电路的第一输入端连接，第一个 D触发器的输出端Ql与第一个触发电路的第二输入端连接。其它触发电路与相邻近的两个 D触发器的接法相同。其中，CK1, C K2, CV1, CKn为逐次逼近寄存器SAR的输出信号，SAR_ valid为逐次逼近寄存器的时钟信号源，SAMPCLK为逐次逼近寄存器SAR本文档来自技高网...

【技术保护点】
１．一种逐次逼近型模数转换器，包括数模转换电路，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器（１），将数模转换电路转换后的数字信号与电压比较器（１）的参考电压比较后，锁存并输出给逐次逼近寄存器；逐次逼近寄存器，用于存储电压比较器（１）输出端的信号；其特征在于：所述电压比较器（１）的输出端包括锁存器（２），所述锁存器（２）的输入端并联一个二输入端的与非门（３），所述与非门（３）的输出端信号供给逐次逼近寄存器的时钟信号输入端，作为逐次逼近寄存器的时钟信号源；所述逐次逼近寄存器包括Ｎ个级联的Ｄ触发器，以最高位的Ｄ触发器为基准，依次相邻近的两个Ｄ触发器的输出端连接有触发电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈杉，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31