一种具有p埋层的纵向沟道SOI LIGBT器件单元制造技术

本发明专利技术涉及一种具有p埋层的纵向沟道SOI?LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明专利技术顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本发明专利技术降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

A longitudinal channel SOI LIGBT device with P buried layer

The present invention relates to a longitudinal channel SOI LIGBT device unit with a p buried layer. Existing products limit the improvement of device structure and electrical characteristics. The sequence of the invention comprises a p type semiconductor substrate, a buried oxide layer, P buried layer, the top of the P order of the buried layer are arranged in a metal gate, N type heavily doped polysilicon gate, gate oxide layer and the N type lightly doped drift region, on both sides of the top n type lightly doped drift region are embedded in the first p wells and N buffer, the top embedded n type cathode region of the first p type trap and P trap the first ohmic contact region, N type buffer built into the top second P type well region and the anode short point area, second P type trap built into the top second P well ohmic contact device is arranged on the top of unit area; the first field oxide, second field oxide, metal anode electrode and the cathode electrode. The invention reduces the spreading resistance, improves the modulation effect in the drift zone, reduces the on state power consumption, and obviously improves the thermal characteristics of the device.

【技术实现步骤摘要】

本专利技术属于半导体
，涉及一种具有P埋层的纵向沟道SOI (绝缘层上的硅)LIGBT (横向绝缘栅双极晶体管)器件单元。
技术介绍
SOI LIGBT器件由于其较小的体积、重量，较高的工作温度和较强的抗辐照能力， 较低的成本和较高的可靠性，作为无触点功率电子开关或功率驱动器在智能电力电子、高温环境电力电子、空间电力电子和交通工具电力电子等技术中具有广泛应用。常规SOI LIGBT是在SOI衬底的η—漂移区上形成场氧化层；在近阴极区端采用双离子注入多晶硅自对准掺杂技术形成横向短沟道nMOSFET及多晶硅栅场板，附加ρ+离子注入掺杂实现p-wel 1 阱接触；由多晶硅栅引出栅极金属引线，n+p+区引出阴极金属引线；在近阳极端通过磷离子注入掺杂形成η型缓冲区，在该η型缓冲区内进行两步ρ型杂质注入形成轻掺杂ρ阳极区及其P+重掺杂第二P阱欧姆接触区，并引出阳极金属引线与阳极金属场板。该SOI LIGBT器件导通时，其导电沟道位于顶层正表面，且为横向沟道，栅场板覆盖于较厚的栅氧化层上，导致通态电流向漂移区正表面集中，扩展电阻大，漂移区电导调制效应不均勻，通态电阻大， 通态压降高，通态电流小，而通态功耗高，器件工作效率低，温升快，不利于提高器件和系统可靠性、节省能源与保护环境。而且，该SOI LIGBT器件是在均勻掺杂的顶层硅膜上外延 η—漂移区。这种器件结构的纵向耐压不高，很容易优先纵向击穿，严重限制器件横向耐压的改善；采用厚隐埋氧化层提高纵向耐压时会严重加剧自加热效应，导致器件热特性明显恶化。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种具有P埋层的纵向沟道SOI LIGBT器件单元，一方面引导漂移区电流均勻分布，明显改善扩展电阻、电导调制效应，降低通态电阻和通态功耗；另一方面在减薄隐埋氧化层厚度条件下显著改善器件的纵向耐压， 从而为进一步改善器件横向耐压创造条件；同时确保器件具有优良的热特性。本专利技术包括ρ型半导体衬底、隐埋氧化层、ρ埋层区、η型轻掺杂漂移区、栅氧化层， 隐埋氧化层覆盖在P型半导体衬底上，P埋层区覆盖在隐埋氧化层上，η型轻掺杂漂移区和栅氧化层并排设置在P埋层区上，η型轻掺杂漂移区和栅氧化层相接，η型重掺杂多晶硅栅紧邻栅氧化层设置，η型重掺杂多晶硅栅的一侧与栅氧化层的一侧相接。在η型轻掺杂漂移区顶部两侧分别嵌入第一 ρ型阱区和η型缓冲区，其中第一 P 型阱区为P型较重掺杂半导体区，η型缓冲区为η型较重掺杂半导体区，第一 P型阱区的一侧与栅氧化层的另一侧相接。第一 ρ型阱区的顶部嵌入η型阴极区和第一 ρ阱欧姆接触区，η型阴极区的一侧与第一 P阱欧姆接触区相接，η型阴极区的另一侧与栅氧化层相接，第一 P阱欧姆接触区设置在η型阴极区与η型缓冲区之间；η型缓冲区的顶部嵌入第二 ρ型阱区和阳极短路点区，第二 P型阱区和阳极短路点区相接，第二 P型阱区设置在阳极短路点区与第一 P型阱区之间，其中第二 P型阱区为P型较重掺杂半导体区，阳极短路点区为Π型重掺杂半导体区；第二 P型阱区的顶部嵌入第二 P阱欧姆接触区，第二 P阱欧姆接触区与阳极短路点区相接。η型重掺杂多晶硅栅的顶部设置有第一场氧化层，η型轻掺杂漂移区的顶部设置有第二场氧化层，阳极短路点区的顶部设置有阳极金属电极；第一场氧化层覆盖了相邻的 η型重掺杂多晶硅栅的顶部、栅氧化层的顶部，以及η型阴极区顶部的一部分；第二场氧化层覆盖了相邻的第一 P阱欧姆接触区顶部的一部分、第一 P型阱区的顶部、η型轻掺杂漂移区的顶部、η型缓冲区的顶部、第二 ρ型阱区的顶部，以及第二 ρ阱欧姆接触区顶部的一部分；阳极金属电极覆盖了相邻的第二 P阱欧姆接触区顶部的一部分，以及阳极短路点区的顶部；阴极金属电极覆盖了相邻的η型阴极区顶部的一部分和第一ρ阱欧姆接触区顶部的一部分，并且分别与第一场氧化层和第二场氧化层相接；金属栅极紧邻η型重掺杂多晶硅栅设置，并与η型重掺杂多晶硅栅的另一侧、以及栅氧化层和第一场氧化层相接。本专利技术由于将SOI LIGBT的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面阳极变为体阳极，一方面消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了通态电流，降低了通态电阻和通态压降，从而降低了通态功耗；另一方面采用隐埋P型层，在薄隐埋氧化层条件下大大地提高了器件的纵向耐压，改善了器件的纵向击穿特性，同时明显改善器件的热特性。附图说明图1为本专利技术的结构示意图； 图2为图1的俯视图3为图1的A-A截面示意图； 图4为图1的B-B截面示意图。具体实施例方式如图1、2、3和4所示，一种具有P埋层的纵向沟道SOI LIGBT器件单元，包括ρ型半导体衬底1、隐埋氧化层2、ρ埋层区3、η型轻掺杂漂移区4、栅氧化层5，隐埋氧化层2覆盖在P型半导体衬底1上，P埋层区3覆盖在隐埋氧化层2上，η型轻掺杂漂移区4和栅氧化层5并排设置在ρ埋层区3上，η型轻掺杂漂移区4和栅氧化层5相接，η型重掺杂多晶硅栅6紧邻栅氧化层5设置，η型重掺杂多晶硅栅6的一侧与栅氧化层5的一侧相接。在η型轻掺杂漂移区4顶部两侧分别嵌入第一 ρ型阱区11和η型缓冲区17，其中第一 P型阱区11为P型较重掺杂半导体区，η型缓冲区17为η型较重掺杂半导体区，第一 P型阱区11的一侧与栅氧化层5的另一侧相接。第一 ρ型阱区11的顶部嵌入η型阴极区10和第一 ρ阱欧姆接触区12，η型阴极区10的一侧与第一 P阱欧姆接触区12相接，η型阴极区10的另一侧与栅氧化层5相接， 第一 P阱欧姆接触区12设置在η型阴极区10与η型缓冲区17之间；η型缓冲区17的顶部嵌入第二 ρ型阱区16和阳极短路点区15，第二 ρ型阱区16和阳极短路点区15相接，第二 P型阱区16设置在阳极短路点区15与第一 ρ型阱区11之间，其中第二 ρ型阱区16为 P型较重掺杂半导体区，阳极短路点区15为η型重掺杂半导体区；第二 ρ型阱区16的顶部嵌入第二 P阱欧姆接触区14，第二 ρ阱欧姆接触区14与阳极短路点区15相接。 η型重掺杂多晶硅栅6的顶部设置有第一场氧化层8-1，η型轻掺杂漂移区4的顶部设置有第二场氧化层8-2，阳极短路点区15的顶部设置有阳极金属电极13 ；第一场氧化层8-1覆盖了相邻的η型重掺杂多晶硅栅6的顶部、栅氧化层5的顶部，以及η型阴极区10 顶部的一部分；第二场氧化层8-2覆盖了相邻的第一 ρ阱欧姆接触区12顶部的一部分、第一P型阱区11的顶部、η型轻掺杂漂移区4的顶部、η型缓冲区17的顶部、第二 ρ型阱区 16的顶部，以及第二 ρ阱欧姆接触区14顶部的一部分；阳极金属电极13覆盖了相邻的第二P阱欧姆接触区14顶部的一部分，以及阳极短路点区15的顶部；阴极金属电极9覆盖了相邻的η型阴极区10顶部的一部分和第一 ρ阱欧姆接触区12顶部的一部分，并且分别与第一场氧化层8-1和第二场氧化层8-2相接；金属栅极7紧邻η型重掺杂多晶硅栅6设置， 并与η型重掺杂多晶硅栅6的另一侧、以及栅氧化层5和第一场氧化层8-1相接。权利要求1. 一种具有P埋层的纵向沟道SOI LIGBT器件单元，包括P型半导体衬底(1)、隐埋氧化层O)、P埋层区(3)、η型轻掺杂漂移区0)、本文档来自技高网...

【技术保护点】
１．一种具有ｐ埋层的纵向沟道ＳＯＩ　ＬＩＧＢＴ器件单元，包括ｐ型半导体衬底（１）、隐埋氧化层（２）、ｐ埋层区（３）、ｎ型轻掺杂漂移区（４）、栅氧化层（５），其特征在于：隐埋氧化层（２）覆盖在ｐ型半导体衬底（１）上，ｐ埋层区（３）覆盖在隐埋氧化层（２）上，ｎ型轻掺杂漂移区（４）和栅氧化层（５）并排设置在ｐ埋层区（３）上，ｎ型轻掺杂漂移区（４）和栅氧化层（５）相接，ｎ型重掺杂多晶硅栅（６）紧邻栅氧化层（５）设置，ｎ型重掺杂多晶硅栅（６）的一侧与栅氧化层（５）的一侧相接；在ｎ型轻掺杂漂移区（４）顶部两侧分别嵌入第一ｐ型阱区（１１）和ｎ型缓冲区（１７），其中第一ｐ型阱区（１１）为ｐ型较重掺杂半导体区，ｎ型缓冲区（１７）为ｎ型较重掺杂半导体区，第一ｐ型阱区（１１）的一侧与栅氧化层（５）的另一侧相接；第一ｐ型阱区（１１）的顶部嵌入ｎ型阴极区（１０）和第一ｐ阱欧姆接触区（１２），ｎ型阴极区（１０）的一侧与第一ｐ阱欧姆接触区（１２）相接，ｎ型阴极区（１０）的另一侧与栅氧化层（５）相接，第一ｐ阱欧姆接触区（１２）设置在ｎ型阴极区（１０）与ｎ型缓冲区（１７）之间；ｎ型缓冲区（１７）的顶部嵌入第二ｐ型阱区（１６）和阳极短路点区（１５），第二ｐ型阱区（１６）和阳极短路点区（１５）相接，第二ｐ型阱区（１６）设置在阳极短路点区（１５）与第一ｐ型阱区（１１）之间，其中第二ｐ型阱区（１６）为ｐ型较重掺杂半导体区，阳极短路点区（１５）为ｎ型重掺杂半导体区；第二ｐ型阱区（１６）的顶部嵌入第二ｐ阱欧姆接触区（１４），第二ｐ阱欧姆接触区（１４）与阳极短路点区（１５）相接；ｎ型重掺杂多晶硅栅（６）的顶部设置有第一场氧化层（８－１），ｎ型轻掺杂漂移区（４）的顶部设置有第二场氧化层（８－２），阳极短路点区（１５）的顶部设置有阳极金属电极（１３）；第一场氧化层（８－１）覆盖了相邻的ｎ型重掺杂多晶硅栅（６）的顶部、栅氧化层（５）的顶部，以及ｎ型阴极区（１０）顶部的一部分；第二场氧化层（８－２）覆盖了相邻的第一ｐ阱欧姆接触区（１２）顶部的一部分、第一ｐ型阱区（１１）的顶部、ｎ型轻掺杂漂移区（４）的顶部、ｎ型缓冲区（１７）的顶部、第二ｐ型阱区（１６）的顶部，以及第二ｐ阱欧姆接触区（１４）顶部的一部分；阳极金属电极（１３）覆盖了相邻的第二ｐ阱欧姆接触区（１４）顶部的一部分，以及阳极短路点区（１５）的顶部；阴极金属电极（９）覆盖了相邻的ｎ型阴极区（１０）顶部的一部分和第一ｐ阱欧姆接触区（１２）顶部的一部分，并且分别与第一场氧化层（８－１）和第二场氧化层（８－２）相接；金属栅极（７）紧邻ｎ型重掺杂多晶硅栅（６）设置，并与ｎ型重掺杂多晶硅栅（６）的另一侧、以及栅氧化层（５）和第一场氧化层（８－１）相接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张海鹏，齐瑞生，汪洋，赵伟立，刘怡新，吴倩倩，孔令军，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：86