一种电流采样电路制造技术

本发明专利技术公开了一种电流采样电路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器。本发明专利技术通过采用五个运算放大器和两个乘法器，并利用第三NMOS管进行负反馈，实现了第一NMOS管和第二NMOS管漏源两极之间的电压成比例，突破了采样技术中要求功率管和采样管的三端电位完全一致的局限，相比于传统的电流采样结构，该电路结构的灵活性更大，同时提高了采样电流精度。

Current sampling circuit

The invention discloses a current sampling circuit, including the first NMOS tube, second NMOS tube, third NMOS tube, a first resistor, which is characterized in that also includes a first single output operational amplifier, second single output operational amplifier, third single output operational amplifier, the first dual output operational amplifier, dual output second the operational amplifier, a first multiplier, second multiplier. The invention adopts five operational amplifiers and two multipliers, and using third NMOS tube negative feedback, realized the first second NMOS tube and NMOS tube drain source voltage between poles is proportional to the breakthrough in the sampling tube and the sampling tube of the three terminal potential completely consistent with the technical requirements of power limitation, compared to the traditional the current sampling circuit structure, the structure is more flexible, but also improve the accuracy of current sampling.

【技术实现步骤摘要】

本专利技术属于芯片设计
，尤其涉及一种电流采样电路设计。
技术介绍
开关电源是利用现代电力电子技术，通过控制开关管通断的时间比率来维持输出 电压稳定的一种电源。如何对开关电源芯片进行简单、准确、快速地采样，关系到整个开关 电源芯片性能的好坏。目前，开关电源中常用的电流采样方法有电阻采样、磁采样、MOSFET 采样等。在介绍电流采样电路在前，先对NMOS管漏极电流进行说明工作在线性区的NMOSfF厂/\ 1 厂管漏极电流为/ = ^Cffic γ (Vgs-Vth)Vds--Vds2，μ n为电子的迁移率，C。x为单位面积的栅氧化层电容，W为栅的宽度，L为栅的长度，Ves为栅源两极之间的电压，Vth为NMOS 管的阈值电压，Vds为漏源两极之间的电压，如果，工作在深线性区，其漏极电流表达式为W /XI = μβοχ -F1Ji705，电流采样电路，一般用工作在深线性区的NMOS管进行电流采 样。现有的开关电源中主要采用如下两种电流采样电路第一种电流采样电路如图1所示，在此电路中，利用功率管丽1和采样管丽2构成 电流镜，如果功率管丽1的栅的宽长比为(Wzl)1，采样管丽2的栅的宽长比为(W/L)2，在理 想的情况下，丽1管的源极、栅极、漏极电位分别与丽2的源极、栅极、漏极电位相等，采样管的电流和功率管的电流11(1_之比为常数，一 =，通过调整功率管MNl和采样ι M臓W/L\管丽2的宽长比，可以获得所需要的电流采样比。但是这种电路在实际应用时，丽1管的源 极电位和丽2的源极电位并不一定相等，结果造成丽1管和丽2的漏源两极之间的电压也 不相等，进而使得采样管的电流和功率管的电流之比并非为常数，因此采样精度不高，限制 了它的应用。第二种电流采样电路如图2所示，运算放大器AO分别在采样管MN4和功率管丽3 的源极电位进行采样作比较，将比较结果反馈输入到NMOS管MN5的栅极，通过改变NMOS管 丽5的漏源电阻来改变采样管MN4的源极电位，将功率管丽3管和采样管MN4的源极电位钳 位到相等。这样，功率管MN3管和采样管MN2管的栅漏源电位均相等，采样电流精度更高。 但是这种电路结构严格要求功率管MN3的漏源两极之间的电压Vds3和采样管MN4漏源两极 之间的电压Vds4相等，即Vio = Vds4，这样就造成这种电流采样电路在具体的电路应用中有 一定的局限性。
技术实现思路
本专利技术的目的是为了解决现有的电流采样电路存在的问题，提出了 一种电流采样3电路。为了实现上述目的，本专利技术的技术方案是一种电流采样电路，包括第一 NMOS管， 第二 NMOS管，第三NMOS管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二 单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出 运算放大器，第一乘法器，第二乘法器；其中，第一 NMOS管的栅极分别连接到第一单端输出 运算放大器的正输入端、第二单端输出运算放大器的正输入端和第二 NMOS管的栅极，第一 NMOS管的源极分别连接到第一单端输出运算放大器的负输入端、第一乘法器的第二输入端 和第一电阻的一端，第一电阻的另一端接地，第一 NMOS管的漏极分别与第二 NMOS管的漏 极、第一乘法器的第一输入端和第二乘法器的第一输入端相连；第二 NMOS管的源极分别连 接第二单端输出运算放大器负输入端、第二乘法器的第二输入端和第三NMOS管的漏极，第 一单端输出运算放大器的输出端接第一双端输出的运算放大器的正输入端，第一双端输出 的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小ai*VTH，其中，B1 是第一单端输出运算放大器的放大增益，第一双端输出的运算放大器的两个输出端分别接 第一乘法器第三、第四输入端，第二单端输出运算放大器的输出端接第二双端输出的运算 放大器的正输入端，第二双端输出的运算放大器的负输入端接外部的基准电压源，外部的 基准电压源的大小 *VTH，其中， 是第二单端输出运算放大器的放大增益，第二双端输出 的运算放大器的两个输出端分别接第二乘法器第三、第四输入端，第一乘法器的输出端接 第三单端输出运算放大器正输入端，第二乘法器的输出端接第三单端输出运算放大器负输 入端，第三单端输出运算放大器输出端接第三NMOS管的栅极，第三NMOS管的源极接地。本专利技术的有益效果本专利技术通过采用五个运算放大器和两个乘法器，并利用第三 NMOS管进行负反馈，实现了第一 NMOS管和第二 NMOS管漏源两极之间的电压成比例，在有 效实现电流采样的同时，突破了采样技术中要求功率管和采样管的三端电位完全一致的局 限，相比于传统的电流采样结构，该电路结构的灵活性更大，同时提高了采样电流精度。附图说明图1为传统的一种电流采样电路结构示意图。图2为传统的带负反馈的电流采样电路结构示意图。图3为本专利技术实施例的电流采样电路结构示意图。图4为本专利技术实施例的乘法器的具体电路结构示意图。图5为本专利技术实施例的仿真结果示意图。具体实施例方式下面结合附图和具体的实施例对本专利技术作进一步的阐述。本专利技术实施例的电流采样电路如图3所示，包括第一 NMOS管MN6，第二 NMOS管 MN7，第三NMOS管MN8，第一电阻R4，还包括第一单端输出运算放大器Al，第二单端输出运算 放大器A2，第三单端输出运算放大器A5，第一双端输出运算放大器A3，第二双端输出运算 放大器A4，第一乘法器Bl，第二乘法器B2，第一 NMOS管MN6的栅极分别连接到第一单端输 出运算放大器Al的正输入端、第二单端输出运算放大器A2的正输入端和第二 NMOS管MN7 的栅极，第一 NMOS管MN6的源极分别连接到第一单端输出运算放大器Al的负输入端、第一乘法器Bl的第二输入端和第一电阻R4的一端，第一电阻R4的另一端接地，第一NMOS管MN6 的漏极分别与第二 NMOS管MN7的漏极、第一乘法器Bl的第一输入端和第二乘法器B2的第 一输入端相连；第二 NMOS管丽7的源极分别连接第二单端输出运算放大器A2负输入端、第 二乘法器B2的第二输入端和第三NMOS管MN8的漏极，第一单端输出运算放大器Al的输出 端接第一双端输出的运算放大器A3的正输入端，第一双端输出的运算放大器A3的负输入 端接外部的基准电压源，外部的基准电压源的大小ai*VTH，其中，B1是第一单端输出运算放 大器Al的放大增益，第一双端输出的运算放大器A3的两个输出端分别接第一乘法器Bl第 三、第四输入端，第二单端输出运算放大器A2的输出端接第二双端输出的运算放大器A4的 正输入端，第二双端输出的运算放大器A4的负输入端接外部的基准电压源，外部的基准电 压源的大小a2*VTH，其中， 是第二双端输出运算放大器A4的放大增益，第二双端输出的运 算放大器A4的两个输出端分别接第二乘法器B2第三、第四输入端，第一乘法器Bl的输出 端接第三单端输出运算放大器A5正输入端，第二乘法器B2的输出端接第三单端输出运算 放大器A5负输入端，第三单端输出运算放大器A5输出端接第三NMOS管MN8的栅极，第三 NMOS管MN8的源极接地。这里的第一 NMOS管MN6为功率管，第二 NMOS管MN7为采样管，这里所述的NMOS 管型号和性能完全相同本文档来自技高网...

【技术保护点】
一种电流采样电路，包括第一ＮＭＯＳ管，第二ＮＭＯＳ管，第三ＮＭＯＳ管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器；其中，第一ＮＭＯＳ管的栅极分别连接到第一单端输出运算放大器的正输入端、第二单端输出运算放大器的正输入端和第二ＮＭＯＳ管的栅极，第一ＮＭＯＳ管的源极分别连接到第一单端输出运算放大器的负输入端、第一乘法器的第二输入端和第一电阻的一端，第一电阻的另一端接地，第一ＮＭＯＳ管的漏极分别与第二ＮＭＯＳ管的漏极、第一乘法器的第一输入端和第二乘法器的第一输入端相连；第二ＮＭＯＳ管的源极分别连接第二单端输出运算放大器负输入端、第二乘法器的第二输入端和第三ＮＭＯＳ管的漏极，第一单端输出运算放大器的输出端接第一双端输出的运算放大器的正输入端，第一双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小ａ↓［１］＊Ｖ↓［ＴＨ］，其中，ａ↓［１］是第一单端输出运算放大器的放大增益，第一双端输出的运算放大器的两个输出端分别接第一乘法器第三、第四输入端，第二单端输出运算放大器的输出端接第二双端输出的运算放大器的正输入端，第二双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小ａ↓［２］＊Ｖ↓［ＴＨ］，其中，ａ↓［２］是第二单端输出运算放大器的放大增益，第二双端输出的运算放大器的两个输出端分别接第二乘法器第三、第四输入端，第一乘法器的输出端接第三单端输出运算放大器正输入端，第二乘法器的输出端接第三单端输出运算放大器负输入端，第三单端输出运算放大器输出端接第三ＮＭＯＳ管的栅极，第三ＮＭＯＳ管的源极接地。...

【技术特征摘要】

【专利技术属性】
技术研发人员：方健，王泽华，吴琼乐，陈吕赟，管超，柏文斌，杨毓俊，黎俐，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90