半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法。由于在有源区域图案的角处生成圆形，配置在有源图案上的栅极图案面积发生变化，由此产生晶体管特性变化的问题。本发明专利技术中的、在同一层中包含形成外角的拐角部并邻接的2边图案和密集配置的周期性图案的半导体器件的制造方法，包括下述工序：(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述2边图案的第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述2边图案的第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。

Method for manufacturing semiconductor device

The invention provides a method for manufacturing a semiconductor device. Since a circular shape is generated at an angle of an active region pattern, the gate pattern area disposed on the active pattern varies, resulting in a change in the transistor characteristics. A method of manufacturing a semiconductor device in the invention, in the same layer includes forming a wide corner and 2 adjacent edge patterns and periodic pattern of intensive configuration, comprises the steps of: (a) with a first mask pattern on the first mask pattern on the first, first interval segmentation pattern corresponding to include the segmentation of the first sides of the 2 side pattern and the interval of the periodic pattern of regional exposure; (b) with a second mask pattern on the second mask pattern on the second, second interval segmentation pattern corresponding to the pattern of the 2 edge segmentation contains second edges and the interval of periodic pattern area exposure.

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
平板印刷技术中的微细化正在向曝光波长短波化、及增大曝光装置的成像光学系统的孔径(NA值)的方向发展。具体地，将曝光波长短波化为I线(波长365nm)、KrF受激准分子激光(波长M8nm)和ArF受激准分子激光(波长193nm)。另外，NA值也逐渐变大， 成为0. 9左右的值，通过进一步在投影透镜和基板之间灌满水进行液浸化，能够实现1以上的NA值。与此相对，在尖端领域装置中半导体器件所使用的最小间距图案尺寸也形成 hp (半间距)65nm — hp45nm — hp32nm的越来越微细化的发展线路。在此，作为转印hp32nm 图案的量产工具重点考虑EUV曝光、ArF液浸曝光这2种。不过，从器件开发日程的角度考虑，发现EUV曝光直到量产开始时期之前，对应于量产的装置赶不上器件开发的日程，因此正研究延长ArF液浸曝光的使用期来进行应用。但是，考虑到使用水(折射率1.43)作为液浸液的最大NA值的界限为1. 3 1. 35，此NA值的可转印的最小间距理论界限值为KlX 波长/NA = 0. 25X 193/1. 35 = 35. 7，不能转印 hp32nm 图案。另外，相对于现有的SOC工艺中，kl因子换算(在此kl是工艺因子)为0.35以上的工艺条件下形成最小间距位置图案的情况，对正在研究的应用于hp32nm节点SOC布线层等中的最小图案间距90nm图案来说，根据可应用曝光装置的关系，若kl = 0. 3左右时， 就在接近理论界限值kl = 0. 25的工艺条件下进行图案形成，在kl = 0. 3左右的工艺条件下构筑如逻辑布线图案这样的任意形状图案的操作非常困难。由于这种情况，作为32nm节点SOC对应的平板印刷技术，正在研究ArF液浸曝光 +两次构图技术。即，为了在kl = 0.35左右的工艺条件下形成图案，正在研究为了缓和转印到基板上的所希望的电路图案的图案间距而分解为多条掩模图案、并对所分解的掩模图案进行多重曝光或进行多重加工的图案转印方法。具体地，考虑以SOC的布线图案等的任意形状图案配置作为前提时，在分辨率的公式⑶=kl X曝光波长/NA (在此⑶为分辨率、NA为孔径)中kl > 0. 35的情况下，图案配置间距为⑶X2以上，即使不分割图案也可以通过一次曝光来转印，但在kl < 0. 35的情况下，通过一次曝光来转印图案配置间距为⑶X2以上的图案变得更困难，因此有分割掩模图案以便缓和图案的配置间距的方法。另外，两次构图法的图案分割方法有几种方法，存在如上所述的在密集配置的周期性图案中对每一个图案进行间隔以分割为两个掩模图案的方法，或在密集配置形成在同一层中的2维的电路图案的情况下，分割为χ方向成分和y方向成分的2种掩模图案的方法。这种分割的掩模图案可以通过多重曝光或所谓曝光一加工一曝光一加工的多重加工来形成所希望的图案。作为此种图案转印方法，有将分辨界限间距以下的图案一直缓和成可分辨的间距配置，从而分割图案图形的方法。例如，在ArF、NA = 1. 30的条件下，当加工比理论分辨界限值hp = 37nm更微细的32nmL/S(hp = 32nm)图案的情况下，对行图案每隔一行地分割为两个掩模图案，分别设为32nm行/USnm间距的图案。使用此方法进行多重曝光及多重加工来形成所希望的图案。(例如，参照下述的非专利文献1 4)。另外，有使用电子射线曝光法的多重曝光方法，还有通过将图案的弯曲部分作为分割边界，并在图案的弯曲部中的锐角部分中设计2重曝光部分，或者在钝角部分设计非曝光部分进行修正，形成所希望的图案的方法(例如，参照下述的专利文献1)。SEMATECH Litho Forum 2006 conference proceedingsProceedings of SPIE 2005, vol 5754-32Proceedings of SPIE 2006, vol 5754-203Proceedings of SPIE 2006, vol 6154-37日本特开平11-135417公报在使用现有的两次构图法的图案转印方法中，根据处于同一层中的图案密度关系来判定是否进行掩模图案分割。即，如hp32nm等的很难通过一次曝光进行转印或者不可能转印的图案密度大的图案，使用分割的掩模图案进行多重曝光、多重加工，图案密度小的图案不进行分割，通过一次曝光来进行转印。然而，作为图案形成的特征，在通过一次曝光将形成拐角部并邻接的2边图案转印到基板上时，由于光强度的关系，会在拐角部生成圆形。例如，像MOS晶体管中的有源区域图案和栅极图案之间的关系那样，在配置形成角形的拐角部的有源区域图案、和在有源图案的上方而且接近拐角部的栅极图案的情况下，通过一次曝光来转印图案密度小的有源区域，在有源区域图案的角处生成圆形。由于栅极图案相对于有源区域图案的拐角部定位， 并重合加工，因为在有源图案的角处生成圆形，栅极图案的位置发生偏差，所以会存在晶体管的特性发生变化的问题。作为进一步小地抑制上述的角部圆形的手法，有光邻近效应修正技术，但使用此方法抑制圆形是有限制的。此外，为了确保相对于此晶体管特性的偏差的富裕度，采取充分确保操作上的余量，或者采取离开足够的距离进行布图直到不生成特性偏差的程度布图的措施，但这些对应措施具有芯片特性降低、面积扩大这样的问题。另外，在使用电子曝光法的多重曝光方法中，为了修正由邻近效果所引起的电子剂量，必须使用复杂形状的掩模，另外，由于没有以硬掩模为前提，因此会在掩模配置的精度和成本上存在问题。
技术实现思路
因此，为了解决上述问题而完成本专利技术，其目的在于根据不同层的图案的密度关系来判定是否分割掩模图案并进行多重曝光以及多重加工，从而抑制图案拐角部的角部圆形，消除晶体管特性的变化。本专利技术的一个实施方式的中，上述半导体器件在同一层中包括形成外角的拐角部并邻接的2边的图案、和密集配置的周期性图案，该包括以下工序(a)用具有第1掩模图案的第1掩模，对与包含分割上述2边图案的第1边的第1分割图案和将上述周期性图案交错的第1交错图案相对应的区域进行曝光；(b)用具有第2掩模图案的第2掩模，对与包含分割上述2边图案的第2边的第2分割图案、和将上述周期性图案交错的第2交错图案相对应的区域进行曝光。根据本专利技术的一实施方式，通过分别对第一方向的图案边缘和第二方向的图案边缘进行曝光，经转印、重合加工，就可以抑制图案拐角的角部圆形。在将此曝光方法应用到 MOS晶体管的有源区域图案的加工中时，能够解决由栅极图案的位置偏差所引起的晶体管特性变化的问题，上述栅极图案是相对于有源区域图案的拐角部定位并重合加工而成的。附图说明图1是表示转印到本专利技术的实施方式1的半导体器件上的图案的图。图2是表示本专利技术的实施方式1的曝光工序的图。图3是表示本专利技术的实施方式1的曝光工序的图。图4是表示通过本专利技术的实施方式1的曝光工序所转印的图案的图。图5是表示现有技术的曝光工序的图。图6是表示现有技术的曝光工序的图。图7是表示通过现有技术的曝光工序所转印的图案的图。图8是表示本专利技术的实施方式2中的图案转印方法的图。图9是表示本专利技术的实施方式2中的图案转印方法的图。图10是表示本专利技术的实施方式2中的图案转印工本文档来自技高网...

【技术保护点】
１．一种半导体器件的制造方法，其特征在于：上述半导体器件在同一层中包含：邻接间隔为第一间隔的非密集配置的孤立图案，和邻接间隔比上述第一间隔狭小的密集配置的周期性图案；上述孤立图案包含形成小于１８０度的外角的拐角部并邻接的第１、第２边；该半导体器件的制造方法包括下述工序：（ａ）通过使用具有第１掩模图案的第１掩模，对对应于包含分割上述孤立图案的上述第１边的第１分割图案和间隔上述周期性图案的第１间隔图案的区域进行曝光；（ｂ）通过使用具有第２掩模图案的第２掩模，对对应于包含分割上述孤立图案的上述第２边的第２分割图案和间隔上述周期性图案的第２间隔图案的区域进行曝光，上述第１掩模图案和上述第２掩模图案在分割区域附近具有重叠的规定区域，上述孤立图案是有源区域图案，上述有源区域图案的一部分是利用上述第１掩模来形成，上述有源区域图案的另一部分是利用上述第２掩模来形成，在上述分割区域附近重叠的上述规定区域是在利用上述第１掩模和第２掩模共同地进行曝光时被掩模。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：今井彰，筱原正昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP