用于后氧化硅沟槽底部成形的结构和方法技术

一种制造LFCC器件的方法，包括：在衬底中形成第一沟槽，该第一沟槽从上表面垂直地延伸到该衬底内一定深度，该第一沟槽具有第一侧壁、第一底部以及图案，该图案形成在靠近该沟槽的第一底部的第一侧壁上；在该第一沟槽的第一侧壁和第一底部上形成氧化物层，该氧化物层使得第二沟槽位于第一沟槽内，并且该第二沟槽通过氧化物层与第一沟槽相分离。该第二沟槽具有第二侧壁和第二底部，该第二侧壁基本上垂直但是不显示该图案，该第二底部基本上是平的。该图案补偿该第一沟槽的底部与第一侧壁之间的氧化速率的差异。该LFCC结构包括具有该图案的第一沟槽。

Structure and method for forming bottom of silicon oxide groove

Includes a method of manufacturing LFCC devices: a first trench is formed in the substrate, the first groove from the upper surface to extend perpendicular to the substrate to a certain depth, the first trench having a first side wall, the bottom and the first pattern, the pattern forming a first side wall near the bottom in the first trench on the formation of oxide; the first layer on the side wall of the first trench and the oxide layer on the bottom of the first, the second grooves in the first groove and the second groove through the oxide layer and the first trench phase separation. The second trench has second sidewalls and a second base, the second side walls being substantially vertical but do not display the pattern, and the second base is substantially flat. The pattern compensates for differences in the oxidation rate between the bottom of the first groove and the first side wall. The LFCC structure includes a first groove having the pattern.

【技术实现步骤摘要】
相关申请的引用本申请要求于2010年2月5日提交的、序号为61/302，057的美国临时申请的权 益，为了所有的目的通过引用将其全部内容合并于此。
技术介绍
在包括高压器件的半导体器件中，希望获得低导通电阻，其中低导通电阻主要是 由漂移区电阻确定的。典型地，通过提高漂移区的掺杂水平，可以降低晶体管的漂移区电 阻。但是，提高漂移区的掺杂水平导致了降低击穿电压的不良效果。因此，优化漂移区的掺 杂水平，以获得最大的导通电阻，同时仍然保持有效的高击穿电压。伴随对于提高击穿电压 的需求，利用漂移区掺杂浓度来调节导通电阻和击穿电压变得更加困难。击穿电压除了受漂移区的掺杂浓度的影响之外，击穿电压还受器件内外的电场分 布的影响。结果，本领域已经具有通过场成形方法来控制电场分布的努力成果，并且由此控 制晶体管器件的导通电阻和击穿电压。例如，横向浮动耦合电容(FCC)结构已经被用于控 制晶体管的漂移区中的电场，并由此改善导通电阻。这些FCC结构包括形成在晶体管的漂 移区中的绝缘沟槽，绝缘沟槽包括隔离电极并且平行于电流流动的方向。这些FCC结构改 善了晶体管性能。例如，FCC区域提供的漂移区场成形可以有利地同时提供高击穿电压和 低导通电阻。但是，仍然存在与制造和利用浮动耦合电容相关联的问题，控制击穿电压和导 通电阻包括依赖于使用高掺杂多晶硅来填充沟槽的制造方法，这需要额外的多晶硅沉积步 骤，导致该处理更加昂贵并且降低了产量。此外，通过用高掺杂多晶硅填充沟槽制成的FCC 结构可以导致FCC结构具有空洞。这些空洞对于FCC器件是有害的。因此，需要可以被更有效地制造的FCC结构，并且在FCC中具有很少的空洞或基本 上没有空洞。
技术实现思路
本专利技术的实施例考虑了更简单和更有效的用于制造更稳定的横向浮动耦合电容 (LFCC)器件的方法，该方法可以集成到现有的制造处理工艺中。本专利技术的实施例还提供 LFCC场效应晶体管，其降低导通电阻同时保持高的击穿电压。本专利技术的实施例还提供制造 LFCC场效应晶体管的方法。根据一个实施例，一种方法包括在衬底中形成第一沟槽，该第一沟槽从上表面垂 直地延伸到该衬底内一定深度，第一沟槽具有第一侧壁、第一底部以及图案，该图案形成在 靠近该沟槽的第一底部的第一侧壁上；在该第一沟槽的第一侧壁和第一底部上形成氧化物 层，该氧化物层使得第二沟槽位于该第一沟槽内，并且该第二沟槽通过氧化物层与第一沟 槽相分离。该第二沟槽具有第二侧壁和第二底部，该第二侧壁基本上垂直但是不显示该图 案，该第二底部基本上是平的。该图案补偿该第一沟槽的底部与第一侧壁之间的氧化(速) 率的差异。在另一实施例中，形成该图案包括形成切口(V形凹口)形状。5在另一实施例中，该衬底是硅，并且形成第一沟槽包括沿着该第一沟槽的第一底 部建立<111>硅晶面(结晶平面)；沿着该第一沟槽的第一侧壁形成<110>硅晶面(结晶平 面)；以及沿着该图案形成硅晶面(结晶平面)，该图案补偿该<111>硅晶面(结晶平面) 与该<110>硅晶面(结晶平面)之间的氧化(速)率的差异。在另一实施例中，该方法还包括使用第一气体混合物对该衬底蚀刻第一时间段 以形成该第一侧壁，该第一气体混合物具有反应物气体与钝化剂气体的第一比率。接着将 反应物气体与钝化剂气体的第一比率改变成反应物气体与钝化剂气体的第二比率。使用第 二气体混合物对该衬底蚀刻第二时间段以形成该图案，该第二气体混合物具有反应物气体 与钝化剂气体的第二比率。该反应物气体可以是SF6，而该钝化剂气体可以是O2，该反应物 气体与钝化剂气体的第二比率是(1.1 1)；而该第二时间段的范围可以在15到25秒之 间。在一个实施例中，第二时间段是20秒。在另一实施例中，该方法进一步包括降低反应性气体与钝化剂气体的比率，使得 反应性气体与钝化剂气体的第二比率低于反应性气体与钝化剂气体的第一比率。在另一实施例中，该方法进一步包括改变气体混合物的流量，使得第二气体混合 物的流量不同于第一气体混合物的流量。在另一实施例中，该方法进一步包括减少气体混合物的流量，使得第二气体混合 物的流量低于第一气体混合物的流量。在另一实施例中，该方法进一步包括改变气体混合物的压力，使得第二气体混合 物的压力不同于第一气体混合物的压力。在另一实施例中，该方法进一步包括提高气体混合物的压力，使得第二气体混合 物的压力高于第一气体混合物的压力。在另一实施例中，该方法进一步包括改变中性气体的流量。中性气体可以是诸如 氩、氦、氙等的惰性气体，中性气体的流量可以由其自身改变，或者与对于气体混合物所做 的变化一起被改变。在另一实施例中，形成带有该图案的第一沟槽进一步包括利用如下处理工艺来蚀 刻该衬底调节蚀刻剂处理时间与钝化剂处理时间，和/或调节蚀刻剂气体组成与钝化剂 气体组成。在另一实施例中，形成带有该图案的第一沟槽进一步包括使用时分复用(TDM) 蚀刻处理工艺来蚀刻该衬底。在另一实施例中，形成带有该图案的第一沟槽进一步包括利用蚀刻停止层和蚀 刻步骤的组合来蚀刻该衬底。在另一实施例中，形成带有该图案的第一沟槽进一步包括利用改变的钳压 (clamp pressure)和/或改变的衬底温度来蚀刻该衬底，以产生硅中所希望的形状。在另一实施例中，一种制造半导体器件的方法，包括在硅衬底中形成第一沟槽， 该第一沟槽从上表面垂直地延伸到该衬底内一定深度。该第一沟槽具有第一侧壁、第一底 部以及图案，该图案形成在靠近该沟槽的第一底部的第一侧壁上，通过使用第一气体混合 物首先对该硅衬底蚀刻第一时间段以形成第一侧壁，来形成第一沟槽。该第一气体混合物 具有反应物气体与钝化剂气体的第一比率、第一流量以及第一压力。在经过了第一时间段 之后，形成具有第二比率、第二流量以及第二压力的第二气体混合物，其中，反应性气体与钝化剂气体的第二比率低于反应性气体与钝化剂气体的第一比率，第二流量低于该第一流 量，而第二压力高于该第一压力。然后，使用第二气体混合物对该硅衬底蚀刻第二时间段以 形成该图案。在该第一沟槽的第一侧壁、第一底部和图案上形成氧化物层，该氧化物层使得 第二沟槽位于该第一沟槽内，并且该第二沟槽通过该氧化物层与该第一沟槽相分离，其中， 该图案可以是切口(V形凹口)形状。该第二沟槽具有第二侧壁和第二底部，该第二侧壁基 本上垂直但是不显示该图案，该第二底部基本上是平的。然后，使用导体填充该第二沟槽以 形成横向浮动电容耦合器件。该图案可以是切口(V形凹口)形状，该图案补偿该第一沟槽 的底部与第一侧壁之间的氧化速率的差异。该衬底可以是硅。形成该第一沟槽可以包括 沿着该第一沟槽的第一底部建立<111>硅晶面；沿着该第一沟槽的第一侧壁形成<110>硅 晶面；以及沿着该图案形成硅晶面，该图案补偿该<111>硅晶面与该<110>硅晶面之间的氧 化速率的差异。在另一实施例中，一种半导体器件，包括源(极)区；漏(极)区；栅(极)区； 漂移区，置于该源(极)区和漏(极)区之间，提供源极和漏极之间的导电路径；以及形成 在沟槽区中的浮动耦合电容，其中该沟槽区置于该源(极)区和漏(极)区之间的漂移区 中。每个沟槽包括第一沟槽，从上表本文档来自技高网...

【技术保护点】
１．一种方法，包括：在衬底中形成第一沟槽，所述第一沟槽从上表面垂直地延伸到所述衬底内一定深度，所述第一沟槽具有第一侧壁、第一底部以及图案，所述图案形成在靠近所述沟槽的所述第一底部的所述第一侧壁上；在所述第一沟槽的所述第一侧壁和所述第一底部上形成氧化物层，所述氧化物层使得第二沟槽位于所述第一沟槽内，并且所述第二沟槽通过所述氧化物层与所述第一沟槽相分离，所述第二沟槽具有第二侧壁和第二底部，所述第二侧壁基本上垂直但是不显示所述图案，而所述第二底部基本上是平的；以及其中所述图案补偿所述第一沟槽的所述底部与所述第一侧壁之间的氧化速率的差异。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马修·A·林，小亨利·G·普罗萨克，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US