n沟道晶体管及反相器电路制造技术

本发明专利技术关于一种n沟道晶体管及反相器电路。在一实施例中，n沟道晶体管包括一分立空穴能阶(H0)的第一半导体层：具有一导电带最小值(EC2)的第二半导体层；设置于第一和第二半导体层之间的宽能隙半导体阻障层；设置于第一半导体层之上的栅极介电层；以及一设置于栅极介电层上且具有有效功函数的栅极金属层，其中为了施予栅极金属层零偏压并获得n端特性，选择有效功函数的栅极金属层使分立空穴能阶(H0)低于传导带最小值(Ec2)。本发明专利技术在高性能、低操作功率、以及低备用电源下可有利于运用，并在任何运用一或多个晶体管的电子装置及/或电路中可善加使用。

N channel transistor and inverter circuit

The invention relates to a n channel transistor and an inverter circuit. In one embodiment, the N channel transistor includes a discrete hole to order (H0) of the first semiconductor layer having a conduction band minimum value (EC2) of the second semiconductor layer; arranged between the first and the second semiconductor layer of wide bandgap semiconductor barrier layer; a gate dielectric layer is disposed on the first semiconductor layer above the gate metal layer; and a gate is arranged on the dielectric layer and has the effective work function, in order to give a gate metal layer zero bias and N terminal characteristics, select the effective work function of the gate metal layer can cause the discrete hole order (H0) below the conduction band minimum (Ec2). The present invention in high performance, low power operation and low standby power supply can be beneficial to use, and in any electronic device using one or more transistors and / or circuit can make good use.

【技术实现步骤摘要】

本专利技术涉及具有单一端子响应的场效应晶体管(field effect transistors, FETs)，尤其涉及一般的外延层结构，上述外延层形成的沟道包括导电带电子的正偏压及负偏压两者，以应用于兼具η端及ρ端特性的场效应晶体管中。
技术介绍
传统的互补式金属氧化物半导体(complementary metal-oxide semiconductor, CMOS)技术利用导电带电子(conduction band electrons)在装置中形成具有η端特性的导电沟道，以及在装置中形成具有P端特性的价带电子(valence band electrons)(空穴)。η沟道及P沟道装置的端子特性又称为“互补”。当这样的互补式装置串联起来，会形成一基本的逻辑门(basic logic gate)，或一反相器(inverter)。此基本的互补式设计主导了数字电子数十年，因为他既简单又低功耗；然而，因为价带电子或空穴本质上流动性比导电带电子低，因此具有P沟道特性的装置的性能不如具有η沟道特性的装置。上述因素限制了互补式金属氧化物半导体变流器的性能。先前技术已描述了导电沟道的形成，其利用具有ρ端及η端特征两者的装置的导电带电子(参见U. S. Intent No. 5，355，005)。然而，各个装置的类型均须利用其本身拥有的外延层结构，使得工艺复杂且造价高昂。
技术实现思路
为了解决现有技术的问题，本专利技术的一实施例关于一种具有η端特性的η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一分立空穴能阶Htl ；—第二半导体层， 具有一导电带最小值Ε。2; —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一栅极介电层，置于上述第一半导体层之上；以及一栅极金属层，置于上述栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压并获得η端特性，须选择上述有效功函数，使上述分立空穴能阶H0低于上述传导带最小值Ec2。本专利技术的一另实施例关于一种η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一分立空穴能阶Htl ；—第二半导体层，具有一导电带最小值Ε。2 ； —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一栅极介电层，置于上述第一半导体层之上；以及一栅极金属层，置于上述栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压并获得P端特性，须选择上述有效功函数，使上述分立空穴能阶H0低于上述传导带最小值Ε。2。本专利技术还有一实施例关于一种反相器电路，包括一具有η端特性的η沟道晶体管，包括一第一半导体层，具有一第一分立空穴能阶H0 ；—第二半导体层， 具有一导电带最小值Ε。2;—第一宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；一第一栅极介电层，置于上述第一半导体层之上；以及一第一栅极金属层，置于上述第一栅极介电层之上，且具有一第一有效功函数，其中为了施予上述第一栅极金属层零偏压并获得η端特性，须选择上述第一有效功函数的栅极金属层，使上述第一分立空穴能阶Htl低于上述第一传导带最小值E。2 ；上述具有η端特性的η沟道晶体管还包括一第一延伸组，具有η型导电性；上述反相器电路还包括一具有ρ端特性的η沟道晶体管，包括一第三半导体层，具有一第二分立空穴能阶Htl ；—第四半导体层，具有一导电带最小值Ε。2 ；—第二宽能带间隙半导体阻障层，置于上述第三及上述第四半导体层之间；一第二栅极介电层， 置于上述第三半导体层之上；以及一第二栅极金属层，置于上述第二栅极介电层之上，且具有一第二有效功函数，其中为了施予上述第二栅极金属层零偏压并获得P端特性，须选择上述第二有效功函数的栅极金属层，使上述第二分立空穴能阶Htl低于上述第二传导带最小值^ ；以及一第二延伸组，，具有η型导电性。本专利技术的另一实施例关于一种反相器电路，包括一第一半导体层，具有一第一分立空穴能阶H0 ；—第二半导体层，具有一导电带最小值Ε。2 ； —宽能带间隙半导体阻障层，置于上述第一及上述第二半导体层之间；上述反相器电路还包括一第一栅极介电层，置于上述第一半导体层之上；上述反相器电路还包括一第一栅极金属层，置于上述第一栅极介电层之上，且具有一第一有效功函数，其中为了施予上述第一栅极金属层零偏压并获得η端特性，须选择上述第一有效功函数的栅极金属层，使上述第一分立空穴能阶Htl低于上述第一传导带最小值Ε。2 ；—第二栅极介电层，置于上述第一半导体层之上；以及一第二栅极金属层，置于上述第二栅极介电层之上，且具有一第二有效功函数，其中为了施予上述第二栅极金属层零偏压并获得P端特性，须选择上述第二有效功函数的栅极金属层使上述第二分立空穴能阶H0低于上述第二传导带最小值Ε。2。本专利技术还有另一实施例关于一种η沟道晶体管，具有η端特性，上述η沟道晶体管包括提供一具有一第一分立空穴能阶Htl的膜层的方法；提供一具有一导电带最小值Era的第二半导体层的方法；上述η沟道晶体管包括提供一宽能带间隙阻障层于上述膜层间的方法，上述宽能带间隙阻障层具有一分立空穴能阶Htl及一导电带最小值Ε。2 ；提供一介电层于上述膜层之上的方法，上述介电层具有一分立空穴能阶Htl ；设置于上述栅极介电层之上以建置一栅极的方法，上述栅极具有一有效功函数，其中为了施予上述栅极金属层零偏压并获得η端特性，须选择上述有效功函数，使上述分立空穴能阶H0低于上述传导带最小值Ec2。本专利技术还有一实施例关于一种η沟道晶体管，具有ρ端特性，上述η沟道晶体管包括提供一具有一第一分立空穴能阶Htl的膜层的方法；提供一具有一导电带最小值Ε。2的第二半导体层的方法；提供一宽能带间隙阻障层于上述膜层间的方法，该宽能带间隙阻障层具有一分立空穴能阶Htl及一导电带最小值Ec2 ；上述η沟道晶体管还包括提供一介电层于该膜层之上的方法，该介电层具有一分立空穴能阶Htl ；以及设置于该栅极介电层之上以建置一栅极的方法，该栅极具有一有效功函数，其中为了施予该栅极金属层零偏压并获得η 端特性，须选择上述有效功函数，使上述分立空穴能阶Htl低于上述传导带最小值Ec2。本专利技术还有一实施例关于一种反相器电路，包括建置一具有一第一分立空穴能阶Htl的膜层的方法；建置一具有一导电带最小值&2的第二半导体层的方法；建置一宽能带间隙阻障层于上述膜层间的方法，上述宽能带间隙阻障层具有一分立空穴能阶Htl及一导电带最小值Ec2;上述反相器电路还包括建置一第一介电层于上述膜层之上的方法，上述介电层具有一分立空穴能阶Htl;建置一第一栅极于上述第一栅极介电层之上的方法，上述第一介电层具有一第一有效功函数，其中为了施予上述第一栅极零偏压并获得η端特性，须选择上述第一有效功函数，使上述第一分立空穴能阶Htl低于上述第一传导带最小值Ε。2 ；建置一第二介电层于具有一分立空穴能阶Htl的膜层上的方法以及建置一第二栅极于上述第二栅极介电层之上的方法，上述第二介电层具有一第二有效功函数，其中为了施予上述第二栅极零偏压并获得η端特性，须选择上述第二有效功函数，使上述第二分立空穴能阶H0低于上述第二传导带最小值Ε。2。本专利技术还有一实施例关于一种装置，包含一 η沟道晶体管，上述η沟道晶体管包括一第一半导体层，具有一本文档来自技高网...

【技术保护点】
１．一种ｎ沟道晶体管，包括：一第一半导体层，具有一分立空穴能阶（Ｈ０）；一第二半导体层，具有一导电带最小值（ＥＣ２）；一宽能带间隙半导体阻障层，置于该第一及该第二半导体层之间；一栅极介电层，置于该第一半导体层之上；以及一栅极金属层，置于该栅极介电层之上，且具有一有效功函数，其中为了施予栅极金属层零偏压，该有效功函数经选择，使该分立空穴能阶（Ｈ０）低于该传导带最小值（Ｅｃ２）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：麦西亚斯·派斯雷克，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71