基于IEEE1588的同步系统及其同步方法技术方案

技术编号:6046468 阅读:264 留言:0更新日期:2012-04-11 18:40
一种无线通信技术领域的基于IEEE?1588精确时钟同步协议的同步系统及其同步方法,该系统由通过网络连接的主设备和从设备组成,主设备包括主时钟模块和CPU管理控制模块,从设备包括从时钟模块和CPU管理控制模块。本发明专利技术采用Balasubramanian等人提出的频率补偿时钟的结构,构建一个频率可调的时钟计数器并实现频率补偿的功能,再采用一种改进的时钟同步方法,该方法考虑嵌入式系统有限的机器精度,即截断误差带来的影响,从而达到更高的时钟同步精度。

Synchronization system based on IEEE1588 and synchronization method thereof

IEEE based on a wireless communication technology field? Synchronization system 1588 precision clock synchronization protocol and synchronization method, the system is composed of main devices connected through a network and from the equipment, the main equipment includes the master clock management module and CPU control module, from the device comprises a control module from the clock module and CPU management. The invention adopts the clock frequency compensation structure proposed by Balasubramanian et al, constructing a counter clock adjustable frequency and frequency compensation function, using an improved clock synchronization method, this method takes into account the embedded machine precision System Co., the truncation error caused by the impact, so as to achieve higher synchronization precision the.

【技术实现步骤摘要】

【技术保护点】
1.一种基于IEEE1588的同步系统,由通过网络连接的主设备和从设备组成,其特征在于:主设备包括主时钟模块和CPU管理控制模块,从设备包括从时钟模块和CPU管理控制模块;所述的主时钟模块由时钟计时器和晶体振荡器组成,其中:时钟计数器实现本地系统时间的输出且当被触发时将系统时间增加一个时钟周期的数值,晶体振荡器用于产生模块的工作时钟并输出至CPU管理控制模块;所述的从时钟模块包括:时钟计时器、累加器、加数寄存器、晶体振荡器和锁相环电路,其中:加数寄存器与CPU管理控制模块相连并传输频率补偿信息并实现对时钟同步方法计算出的频率补偿值进行锁存,累加器与加数寄存器相连并实现对加数寄存器锁存的频率补偿值进行累加操作并产生进位标志位,时钟计数器与累加器相连并实现本地系统时间的输出,当累加器产生进位标志位则时钟计数器将系统时间增加一个时钟周期的数值,晶体振荡器和锁相环电路用于产生模块的工作时钟输出至CPU管理控制模块。

【技术特征摘要】

【专利技术属性】
技术研发人员:许雄熊振华朱向阳盛鑫军
申请(专利权)人:上海交通大学
类型:发明
国别省市:31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1