多层印制线路板的制造方法技术

一种多层印制线路板的制造方法，该制造方法包括：准备芯基板的步骤；制作由金属层、高电介质层和金属层层叠而成的陶瓷制高电介质片的步骤；隔着层间绝缘层将陶瓷制高电介质片贴附在芯基板上的步骤；进行高电介质片的图形形成，形成层状电容器部的步骤；以及将树脂绝缘片帖附在层状电容器部上的步骤。

Method for manufacturing multilayer printed wiring board

A method for manufacturing a multilayer printed circuit board, the manufacturing method comprises: preparing a core substrate; made of metal layer, a dielectric layer and a metal layer made of ceramic high dielectric sheets; through the interlayer insulating layer to ceramic dielectric high attached on the core substrate; the high dielectric film pattern forming, forming a layered capacitor step; and the resin insulating sheet is attached to the layered capacitor on the steps.

【技术实现步骤摘要】

本专利技术涉及，该多层印制线路板具有通过使隔着绝缘 层层叠多层的布线图形之间利用前述绝缘层内的导通孔(via hole)进行电连接来构成的 积层(build-up)部。
技术介绍
以往，对于具有通过使隔着绝缘层层叠多层的布线图形之间利用绝缘层内的导通 孔进行电连接来构成的积层部的多层印制线路板的结构，提出了各种结构。例如，在这种多 层印制线路板中，当所安装的半导体元件高速导通/截止时，有时产生开关噪音，使电源线 的电位瞬时下降，然而为了抑制这种电位瞬时下降，提出了在电源线和接地线之间连接电 容器部来进行去耦。作为这种电容器部，在日本特开2001-68858号公报中提出了在多层印 制线路板内设置层状电容器部。然而，在前述公报的层状电容器部中，由于采用由配合有钛酸钡等无机填料的有 机树脂构成的电介质层，因而不能充分增大静电电容，在半导体元件的导通/截止频率高 达几GHz 几十GHz而容易发生电位瞬时下降的状况下，难以发挥充分的去耦效果。
技术实现思路
本专利技术就是鉴于上述课题而提出的，本专利技术的目的是提供一种能够制造取得充分 的去耦效果的。为了达到上述目的，本专利技术的包括准备芯基板的步 骤；制作由金属层、高电介质层和金属层层叠而成的陶瓷制高电介质片的步骤；隔着层间 绝缘层将陶瓷制高电介质片贴附在芯基板上的步骤；进行高电介质片的图形形成，形成层 状电容器部的步骤；以及将树脂绝缘片帖附在层状电容器部上的步骤。根据该方法制造的多层印制线路板，具有通过使隔着绝缘层层叠多层的布线图形 之间利用前述绝缘层内的导通孔进行电连接来构成的积层部，该多层印制线路板具有安 装部，把与前述布线图形电连接的半导体元件安装在表面上；以及层状电容器部，在前述安 装部和前述积层部之间具有陶瓷制的高电介质层以及夹住该高电介质层的第1和第2层状 电极，前述第1和第2层状电极的一方与前述半导体元件的电源线连接，另一方与接地线连 接。在该多层印制线路板中，由于在电源线和接地线之间连接的层状电容器部的高电 介质层是陶瓷制的，因而与以往那样配合有无机填料的有机树脂制的情况相比，可提高介 电常数，可增大层状电容器部的静电电容。因此，即使在半导体元件的导通/截止频率高达 几GHz 几十GHz (例如3GHz 20GHz)而容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。在本专利技术的中，优选的是，所述陶瓷制高电介质片是 在贴附前烧制的。由于积层部一般在小于等于200°C的温度条件下制作，因而烧制高电 介质材料来做成陶瓷是困难的，因此优选的是，与积层部分开烧制高电介质材料来做成陶 瓷。作为这种高电介质层，不作特别限定，然而优选的是，通过烧制例如包含从由钛酸钡 (BaTiO3)、钛酸锶(SrTiO3)、氧化钽(Ta03、Tei2O5)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛 酸铅铌(PNZT)、锆钛酸铅钙(PCZT)以及锆钛酸铅锶(PSZT)构成的组中所选择的1种或2 种或更多的金属氧化物的原料来制作成的。在根据本专利技术制造的多层印制线路板中，可以是，前述第1层状电极在前述高电 介质层的下面侧具有实心图形，该实心图形具有使与前述第2层状电极连接的棒状端子以 非接触状态通过的通过孔，前述第2层状电极在前述高电介质层的上面侧具有实心图形， 该实心图形具有使与前述第1层状电极连接的棒状端子以非接触状态通过的通过孔。这 样，由于可增大层状电容器部的第1和第2层状电极的面积，因而可增大该层状电容器部的 静电电容。并且，由于可从外部的电源供给源以短的布线长度向层状电容器部充电，而且可 从层状电容器部以短的布线长度向半导体元件提供电源，因而即使是导通/截止间隔短的 几GHz 几十GHz (例如3GHz 20GHz)的半导体元件，也能取得充分的去耦效果，难以发 生电源不足。另外，各实心图形可以设置在高电介质层的上面或下面的一部分上，也可以设 置在整个面上。在根据本专利技术制造的印制线路板中，可以构成为前述安装部具有与前述半导体 元件的电极连接的多个焊盘，电连接在与前述第1层状电极同电位的焊盘上并以非接触状 态通过前述第2层状电极的棒状端子的数量比与前述第1层状电极同电位的焊盘的数量 少。这样，由于连接在与第1层状电极同电位的焊盘上的棒状端子以非接触状态通过第2 层状电极的通过孔的数目减少，因而可增大第2层状电极的面积，进而可增大层状电容器 部的静电电容。在根据本专利技术制造的印制线路板中，可以构成为前述安装部具有与前述半导体 元件的电极连接的多个焊盘，电连接在与前述第2层状电极同电位的焊盘上并以非接触状 态通过前述第1层状电极的棒状端子的数量比与前述第2层状电极同电位的焊盘的数量 少。这样，由于连接在与第2层状电极同电位的焊盘上的棒状端子以非接触状态通过第1 层状电极的通过孔的数目减少，因而可增大第1层状电极的面积，进而可增大层状电容器 部的静电电容。此时，连接在与前述第2层状电极同电位的焊盘上的棒状端子以非接触状 态不仅可以通过第1层状电极，而且可以通过第2层状电极。另外，前述2种棒状端子(S卩，电连接在与第1层状电极同电位的焊盘上并以非接 触状态通过第2层状电极的棒状端子，以及电连接在与第2层状电极同电位的焊盘上并以 非接触状态通过第1层状电极的棒状端子)的至少一部分可以以格子状或锯齿状交替排 列。这样，由于环路电感降低，因而容易防止电源电位的瞬时下降。在根据本专利技术制造的多层印制线路板中，可以是，前述安装部具有与前述半导体 元件的电源电极和接地电极的任意一方连接的第1焊盘和与另一方连接的第2焊盘；前述 第1焊盘中的一部分具有以非接触状态通过前述第2层状电极的第1棒状端子，并通过该 第1棒状端子与前述第1层状电极和外部电源的一个电极电连接，剩余部分自身不具有前述第1棒状端子，与具有该第1棒状端子的第1焊盘电连接；前述第2焊盘中的一部分具 有以非接触状态通过前述第1层状电极的第2棒状端子，并通过该第2棒状端子与前述第 2层状电极和前述外部电源的另一个电极电连接，剩余部分自身不具有前述第2棒状端子， 与具有该第2棒状端子的第2焊盘电连接。这样，由于可限制第1棒状端子和第2棒状端 子的数量，因而这些棒状端子通过第1层状电极和第2层状电极的通过孔的数量减少，因此 可增大第1和第2层状电极的面积，可增大层状电容器部的静电电容。例如，也能把第1和 第2层状电极做成大致实心图形。并且，由于可从外部的电源供给源以短的布线长度向层 状电容器部充电，而且可从层状电容器部以短的布线长度向半导体元件提供电源，因而即 使是导通/截止间隔短的几GHz 几十GHz (例如3GHz 20GHz)的半导体元件，也能取得 充分的去耦效果，难以发生电源不足。在根据本专利技术制造的多层印制线路板中，可以是，前述安装部具有与前述半导体 元件的电源电极和接地电极的任意一方连接的第1焊盘和与另一方连接的第2焊盘；前述 第1焊盘中的一部分具有以非接触状态通过前述第2层状电极的第1棒状端子，并通过该 第1棒状端子与前述第1层状电极和外部电源的一个电极电连接，剩余部分自身不具有前 述第1棒状端子，与具有该第1棒状端子的第1焊盘电连接；前述第2焊盘中的一部分具 有以非接触状态通过前述第1层状电极和前述第2层状电极双方的第2本文档来自技高网...

【技术保护点】
一种多层印制线路板的制造方法，该制造方法包括：　　准备芯基板的步骤；制作由金属层、高电介质层和金属层层叠而成的陶瓷制高电介质片的步骤；　　隔着层间绝缘层将陶瓷制高电介质片贴附在芯基板上的步骤；　　进行高电介质片的图形形成，形成层状电容器部的步骤；以及　　将树脂绝缘片帖附在层状电容器部上的步骤。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：苅谷隆，持田晶良，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP