齐纳二极管的制备方法技术

一种半导体技术领域的齐纳二极管的制备方法，至少包括：在P型衬底内形成N型漂移区域，且进行第一次退火处理；在所述N型漂移区域内进行1次或多次N型离子注入，所述N型漂移区域和所述N型离子注入共同形成N型掺杂区域，所述N型离子注入包括PMOS势阱的离子注入。本发明专利技术通过选择PMOS势阱离子掺杂的次数和PMOS势阱离子掺杂的工作电压，可得到具有不同击穿电压的齐纳二极管，且齐纳二极管的击穿电压比较大；采用现有技术中制备NGRD和PMOS势阱的方法来完成N型掺杂区域的注入，降低了生产成本。

【技术实现步骤摘要】
齐纳二极管的制备方法
本专利技术涉及的是一种半导体
的制备方法，具体是一种齐纳二极管的制备方法。
技术介绍
齐纳二极管(zenerdiode)又称稳压二极管，是一种直到临界方向击穿电压前都具有很高电阻的半导体器件。稳压二极管是应用在方向击穿区的特殊的面接触型硅晶体二极管。现有技术中包括以下三种类型的齐纳二极管：只用STI(ShallowTrenchIsolation，浅沟槽隔离)做隔离、只用SAB(SalicideBlock，硅化物掩蔽层)做隔离和同时用STI与SAB做隔离。如图1所示，所述只用STI做隔离的齐纳二极管包括：P型衬底100；N型掺杂区域101，位于所述P型衬底100上；P+区域102，位于所述N型掺杂区域101上的中间位置；第一N+区域103和第二N+区域104，对称地位于所述N型掺杂区域101上的两端；SAB(SalicideBlock，硅化物掩蔽层)105，位于所述第一N+区域103、所述第二N+区域104和所述P+区域102上；STI(ShallowTrenchIsolation，浅沟槽隔离)106，位于所述第一N+区域103与所述P+区域102之间、所述第二N+区域104与所述P+区域102之间；制备图1所示的齐纳二极管的方法包括：在P型衬底100上制备STI106，从而定义了所述第一N+区域103、所述第二N+区域104和所述P+区域102的位置；在P型衬底100上进行N型离子掺杂，形成N型掺杂区域101，进行第一次退火处理；在所述N型掺杂区域101内且在所述STI106之间的区域注入P型离子，形成P+区域102；在所述STI106和所述P+区域102外的N型掺杂区域101内注入N型离子，形成第一N+区域103和第二N+区域104；进行第二次退火处理，且在所述第一N+区域103、所述第二N+区域104和所述P+区域102上分别制备SAB。如图2所示，所述只用SAB做隔离的齐纳二极管包括：P型衬底200；N型掺杂区域201，位于所述P型衬底200上；P+区域202，位于所述N型掺杂区域201上的中间位置；第一N+区域203和第二N+区域204，对称的位于所述N型掺杂区域301上的两端，且所述第一N+区域203和所述P+区域202间存在第三间隙，所述第二N+区域203和所述P+区域202间存在第四间隙；SAB205，位于所述第一N+区域203上、所述第二N+区域204上、所述P+区域202上、所述第三间隙和所述第四间隙上；制备图2所示的齐纳二极管，包括：在P型衬底200上进行N型离子掺杂，形成N型掺杂区域201，进行第一次退火处理；在N型掺杂区域201内注入N型离子和P型离子，形成第一N+区域203、第二N+区域204和P+区域202，所述第一N+区域203和所述P+区域202间存在第三间隙，所述第二N+区域204和所述P+区域202间存在第四间隙；进行第二次退火处理，且在第一N+区域203、第二N+区域204、P+区域202、所述第三间隙和所述第四间隙上分别制备SAB205。如图3所示，所述同时用STI和SAB做隔离的齐纳二极管包括：P型衬底300；N型掺杂区域301，位于所述P型衬底300上；P+区域302，位于所述N型掺杂区域301上的中间位置；第一N+区域303和第二N+区域304，均位于所述N型掺杂区域301上的两端，且所述第一N+区域303与所述第二N+区域304对称；STI306，位于所述第一N+区域、所述第二N+区域和所述P+区域外的N型掺杂区域301上，且所述STI306与所述P+区域之间存在对称分布的第一间隙和第二间隙；SAB305，位于所述第一N+区域303上、所述第二N+区域304上、所述P+区域302上、所述第一间隙上和所述第二间隙上。制备图3所示的齐纳二极管的方法包括：在P型衬底300上制备STI306，从而定义了所述第一N+区域303和所述第二N+区域304的位置；在P型衬底300上进行N型离子掺杂，形成N型掺杂区域301，进行第一次退火处理；在所述N型掺杂区域301内的中心区域注入P型离子，形成P+区域302，所述P+区域与所述STI306之间存在对称分布的第一间隙和第二间隙；在所述STI306、所述P+区域302、所述第一间隙和所述第二间隙外的N型掺杂区域301内分别注入N型离子，形成对称分布的第一N+区域303和第二N+区域304；进行第二次退火处理，且在所述第一N+区域303、所述第二N+区域304和所述P+区域302上、所述第一间隙和所述第二间隙上分别制备SAB305。在上述三种制备齐纳二极管的方法中，都是通过“在P型衬底上进行N型离子掺杂”这一步骤来“形成N型掺杂区域”，进而控制齐纳二极管的击穿电压，但是现有技术制备得到的齐纳二极管的击穿电压都比较小，且由于每次的N型离子掺杂的种类、浓度和能量都是固定的，因此每次只能得到同一击穿电压的齐纳二极管。
技术实现思路
本专利技术解决的问题是：提供一种能同时制备不同击穿电压的齐纳二极管的方法，且得到的齐纳二极管的击穿电压比较大。为解决上述问题，本专利技术提供了一种齐纳二极管的制备方法，至少包括：在P型衬底内形成N型漂移区域(NGRD，N-typedriftimplant)，且进行第一次退火处理；在所述N型漂移区域内进行1次或多次N型离子注入，所述N型漂移区域和所述N型离子注入共同形成N型掺杂区域，所述N型离子注入包括P沟道金属氧化物半导体(PMOS)势阱的离子注入。可选地，所述P沟道金属氧化物半导体(PMOS)势阱的工作电压包括：1.8V、5V或60V。可选地，所述形成N型漂移区域包括：在所述P型衬底内注入掺杂浓度范围为1012～1013cm-2的磷离子。可选地，在形成所述N型掺杂区域之后，还包括：在所述N型掺杂区域内的中间位置注入P型离子，形成P+区域；在所述N型掺杂区域的两端分别对称的注入N型离子，形成第一N+区域和第二N+区域，所述第一N+区域与所述P+区域间存在第三间隙，所述第二N+区域与所述P+区域间存在第四间隙；进行第二次退火；在所述第一N+区域上、所述第三间隙上、所述P+区域上、所述第四间隙上和所述第二N+区域上制备SAB。可选地，在注入所述N型漂移区域之前，还包括：在所述P型衬底内制备对称分布的第一STI和第二STI。可选地，在形成所述N型掺杂区域之后，还包括：在所述第一STI和所述第二STI之间的N型掺杂区域内全注入P型离子，形成P+区域；在所述第一STI、所述第二STI和所述P+区域外的N型掺杂区域内分别注入N型离子，形成第一N+区域和第二N+区域；进行第二次退火处理；在所述第一N+区域、P+区域和所述第二N+区域上制备SAB。可选地，在形成所述N型掺杂区域之后，还包括：在所述第一STI和所述第二STI之间的N型掺杂区域内注入P型离子，形成P+区域，且所述第一STI和所述P+区域间存在第一间隙，所述第二STI和所述P+区域间存在第二间隙；在所述第一STI、所述第二STI、所述P+区域、所述第一间隙和所述第二间隙外的N型掺杂区域内分别注入N型离子，形成第一N+区域和第二N+区域；进行第二次退火处理；在所述第一N+区域上、所述第二N+区域上、所述P+区域上、所述第一本文档来自技高网...

【技术保护点】
１．一种齐纳二极管的制备方法，其特征在于，至少包括：在Ｐ型衬底内形成Ｎ型漂移区域，且进行第一次退火处理；在所述Ｎ型漂移区域内进行１次或多次Ｎ型离子注入，所述Ｎ型漂移区域和所述Ｎ型离子注入共同形成Ｎ型掺杂区域，所述Ｎ型离子注入包括Ｐ沟道金属氧化物半导体势阱的离子注入。

【技术特征摘要】
1.一种齐纳二极管的制备方法，其特征在于，至少包括：在P型衬底内形成N型漂移区域，且进行第一次退火处理；在所述N型漂移区域内进行1次或多次N型离子注入，所述N型漂移区域和所述N型离子注入共同形成N型掺杂区域，所述N型离子注入包括P沟道金属氧化物半导体势阱的离子注入；当进行一次N型离子注入时，包括进行一次工作电压为1.8VPMOS势阱的离子注入，或者是进行一次工作电压为5VPMOS势阱的离子注入，或者是进行一次工作电压为60VPMOS势阱的离子注入；当进行2次N型离子注入时，包括先进行一次工作电压为1.8VPMOS势阱的离子注入，再进行一次工作电压为5VPMOS势阱的离子注入；或者是先进行一次工作电压为5VPMOS势阱的离子注入，再进行一次工作电压为60VPMOS势阱的离子注入；或者是先进行一次工作电压为1.8VPMOS势阱的离子注入，再进行一次工作电压为60VPMOS势阱的离子注入；其中，进行2次N型离子注入的顺序是可以颠倒的；当进行3次N型离子注入时，包括先进行一次工作电压为1.8VPMOS势阱的离子注入，再进行一次工作电压为5VPMOS势阱的离子注入，最后进行一次工作电压为60VPMOS势阱的离子注入；其中，进行3次N型离子注入的顺序是可以颠倒的。2.根据权利要求1所述的齐纳二极管的制备方法，其特征在于，所述形成N型漂移区域包括：在所述P型衬底内注入掺杂浓度范围为1012～1013cm-2的磷离子。3.根据权利要求1所述的齐纳二极管的制备方法，其特征在于，在形成所述N型掺杂区域之后，还包括：在所述N型掺杂区域内的中间位置注入P型离子，形成P+区域；在所述N型掺杂区域的两端分别对称的注入N型离子，形成第一N+区域和第二N+区域，所述第一N+区域与所述P+区域间存在第三间隙，所述第二N+区域与所述P+区域间存在第四间隙；进行第二次退火；在所述第一N+区域上、所述第三间隙上、所述P+区域上、所述第四间隙上和所述第二N+区域上制备硅化物掩蔽层。4.根据权利要求1所述的齐纳二极管的制备方法，其特征在于，在注入所述N型漂移区域之前，还包括：在所述P型衬底内制备对称分布的第一浅沟槽隔离和第二浅沟槽隔离。5.根据权...

【专利技术属性】
技术研发人员：刘正超，唐树澍，沈亮，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31