一种锁相环及其快速锁定装置，所述快速锁定装置包括：第一分频器，进行第一倍数的分频，产生快速参考时钟信号；第二分频器，进行第二倍数的分频，产生快速反馈时钟信号；快速鉴频鉴相器，对所述快速参考时钟信号和所述快速反馈时钟信号的频率进行比较，产生第一快速脉冲控制信号及第二快速脉冲控制信号，以及开关控制信号；快速电荷泵，接收所述第一快速脉冲控制信号及所述第二快速脉冲控制信号，并转化为快速充电电流；开关，接收所述开关控制信号并对应切换闭合和断开状态，在闭合状态时控制所述快速充电电流对所述锁相环的环路滤波器的电容进行充电。该锁相环包括该锁定装置。利用本发明专利技术，缩短了锁相环的锁定时间。
【技术实现步骤摘要】
本专利技术涉及锁相环，特别是指一种锁相环的快速锁定装置以及安装有该快速锁定装置的锁相环。
技术介绍
锁相环(PLL，Phase Locked Loop)被广泛应用于系统级芯片(SOC，System on Chip)中，以提供精确且稳定的时钟信号。图1为现有技术的锁相环结构示意图，包括鉴频鉴相器(PFD, Phase Frequency Detector) 11、电荷泵(CP，Charge Pump) 12、环路滤波器(LP, Loop Filter) 13、压控振荡器(VC0, Voltage Control Oscillator) 14 和分频器 (Divider)15。鉴频鉴相器11检测参考时钟信号Fref和反馈时钟信号Ffb的频差和相差，产生脉冲控制信号UP、DN，并送入电荷泵12 ；在电荷泵12中脉冲控制信号UP、DN被转换成电流Ip 对环路滤波器13的电容Cp进行充放电，环路滤波器13产生控制电压Vrtri送入压控振荡器 14 ；压控振荡器14在控制电压V。tel升高时加快输出时钟信号F。ut的振荡频率，在控制电压 Vctrl降低时减慢输出时钟信号F。ut的振荡频率。压控振荡器14的输出时钟信号F。ut经过分频器15产生反馈时钟信号Ffb，整个系统形成一个反馈系统，输出时钟信号F。ut的频率和相位被锁定到固定频率和相位，锁相环进入锁定状态。其中，对于现有技术的鉴频鉴相器11，比较其输入信号参考时钟信号Fm和反馈时钟信号Ffb。当参考时钟信号Fref的频率比反馈时钟信号Ffb的频率快时，鉴频鉴相器11 的输出的脉冲控制信号UP的上升沿超前于DN的上升沿；反之，当反馈时钟信号Ffb的频率比参考时钟信号的频率快时，鉴频鉴相器11的输出的脉冲控制信号DN的上升沿超前于UP的上升沿。对于锁相环来说，其锁定时间是一个重要特征，尤其是在通信通道开关模式下。比如说在GSM手机通信中，他们经常要做一个通信信道切换，每一次切换，里面的锁相环都需要重新锁定一次。因此，对锁相环的锁定时间进行缩短，是我们研究的一个课题。
技术实现思路
本专利技术解决的问题是，提供一种锁相环的快速锁定装置以及安装有该快速锁定装置的锁相环，对锁相环的锁定时间进行缩短。为解决上述问题，本专利技术提供一种锁相环的快速锁定装置，用于锁相环的快速锁定，所述锁相环至少包括电荷泵、环路滤波器，快速锁定装置包括第一分频器，接收所述锁相环的参考时钟信号，进行第一倍数的分频，产生快速参考时钟信号；第二分频器，接收所述锁相环的反馈时钟信号，进行第二倍数的分频，产生快速反馈时钟信号，其中，所述第二倍数小于所述第一倍数；快速鉴频鉴相器，与第一分频器和第二分频器相连，对所述快速参考时钟信号的频率和所述快速反馈时钟信号的频率进行比较，依据频率比较结果产生相应的第一快速脉冲控制信号及第二快速脉冲控制信号，以及与频率比较结果对应的开关控制信号；快速电荷泵，与快速鉴频鉴相器相连，接收所述第一快速脉冲控制信号及所述第二快速脉冲控制信号，将所述第一快速脉冲控制信号及所述第二快速脉冲控制信号转化为快速充电电流；开关，与快速电荷泵及快速鉴频鉴相器相连，接收所述开关控制信号并对应切换闭合和断开状态，在闭合状态时控制所述快速充电电流对所述锁相环的环路滤波器的电容进行充电。可选地，所述第一倍数为3、4或5，所述第二倍数依序对应为2、3或4。可选地，述快速鉴频鉴相器包括基本鉴频鉴相器和开关控制电路；所述基本鉴频鉴相器接收所述快速参考时钟信号和所述快速反馈时钟信号，依据所述快速参考时钟信号和所述快速反馈时钟信号的频率比较结果产生第一快速脉冲控制信号及第二快速脉冲控制信号；所述开关控制电路与所述基本鉴频鉴相器相连，接收所述第一快速脉冲控制信号及所述第二快速脉冲控制信号，依据所述第二快速脉冲控制信号及所述第一快速脉冲控制信号，判断所述快速反馈时钟信号的频率是否比所述快速参考时钟信号的频率快，若是，则产生断开开关的开关控制信号，若否，则产生闭合开关的开关控制信号。可选地，当所述快速参考时钟信号的频率比所述快速反馈时钟信号的频率快，则所述基本鉴频鉴相器产生的第一快速脉冲控制信号的上升沿超前于第二快速脉冲控制信号的上升沿，当所述快速反馈时钟信号的频率比所述快速参考时钟信号的频率快，则产生的第二快速脉冲控制信号的上升沿超前于第一快速脉冲控制信号的上升沿。可选地，所述开关控制电路判断第二快速脉冲控制信号的上升沿超前于第一快速脉冲控制信号的上升沿的连续次数是否大于等于预设次数，若是，则判断为所述快速反馈时钟信号的频率比所述快速参考时钟信号的频率快，若否，则判断为所述快速参考时钟信号的频率比所述快速反馈时钟信号的频率快。可选地，所述预设次数为4或者大于4的正整数。可选地，所述开关控制电路包括采样电路及判断电路，所述采样电路包括若干个 D触发器，所述触发器的个数与所述预设次数相同，各所述D触发器接收所述第二快速脉冲控制信号作为时钟信号，其中一 D触发器的接收所述第一快速脉冲控制信号作为输入信号，其余D触发器的依序接收上一 D触发器的输出信号作为输入信号；所述判断电路判断各所述D触发器的输出信号是否同时为低电平，若是，则产生断开开关的开关控制信号，若否，则产生闭合开关的开关控制信号。可选地，所述D触发器的数量为4个，所述开关控制电路包括二或非门电路，分别接收各所述D触发器的输出信号作为输入信号；一与非门电路，接收所述二或非门电路的输出信号作为输入信号；一非门电路，接收所述与非门电路的输出信号作为输入信号，并输出开关控制信号。可选地，所述开关控制电路包括采样电路及判断电路，所述采样电路包括若干个 D触发器，所述触发器的个数与所述预设次数相同，各所述D触发器接收所述第一快速脉冲控制信号作为时钟信号，其中一 D触发器的接收所述第二快速脉冲控制信号作为输入信号，其余D触发器的依序接收上一 D触发器的输出信号作为输入信号；所述判断电路判断各所述D触发器的输出信号是否同时为高电平，若是，则产生断开开关的开关控制信号，若否，则产生闭合开关的开关控制信号。可选地，所述D触发器的数量为4个，所述开关控制电路包括二与非门电路，分别接收各所述D触发器的输出信号作为输入信号；一或非门电路，接收所述二与非门电路的输出信号作为输入信号，并输出开关控制信号。可选地，所述快速电荷泵的快速充电电流大于所述电荷泵的电流，较佳地，所述快速电荷泵的快速充电电流是所述电荷泵的电流的4 16倍。本专利技术还提供一种包括如上所述的快速锁定装置的锁相环。可选地，所述锁相环的环路滤波器包括相互串联的电容和电阻，所述快速电荷泵直接连接所述电容对所述电容进行充电。可选地，所述锁相环的环路滤波器包括相互串联的电容和电阻，所述快速电荷泵经过所述电阻后对所述电容进行充电。可选地，所述锁相环还包括滤波电容，所述环路滤波器并联于所述滤波电容。与现有技术相比，采用本专利技术的锁相环及其快速锁定装置，当开关控制电路判断快速反馈时钟信号的频率比快速参考时钟信号的频率快之前的时间段内，开关一直处于闭合状态，而所述快速锁定装置和锁相环共同作用，对环路滤波器的电容进行充电，产生控制电压。因此，在此时间段内，相较于锁相环单独工作会缩短工作时间。而在开关断开后，锁相环继续单独工作直至锁定。因此本文档来自技高网...
【技术保护点】
１．一种锁相环的快速锁定装置，用于锁相环的快速锁定，所述锁相环至少包括电荷泵、环路滤波器，其特征在于，所述快速锁定装置包括：第一分频器，接收所述锁相环的参考时钟信号，进行第一倍数的分频，产生快速参考时钟信号；第二分频器，接收所述锁相环的反馈时钟信号，进行第二倍数的分频，产生快速反馈时钟信号，其中，所述第二倍数小于所述第一倍数；快速鉴频鉴相器，与第一分频器和第二分频器相连，对所述快速参考时钟信号的频率和所述快速反馈时钟信号的频率进行比较，依据频率比较结果产生相应的第一快速脉冲控制信号及第二快速脉冲控制信号，以及与频率比较结果对应的开关控制信号；快速电荷泵，与快速鉴频鉴相器相连，接收所述第一快速脉冲控制信号及所述第二快速脉冲控制信号，将所述第一快速脉冲控制信号及所述第二快速脉冲控制信号转化为快速充电电流；开关，与快速电荷泵及快速鉴频鉴相器相连，接收所述开关控制信号并对应切换闭合和断开状态，在闭合状态时控制所述快速充电电流对所述锁相环的环路滤波器的电容进行充电。
【技术特征摘要】
【专利技术属性】
技术研发人员：彭进忠，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。