本发明专利技术涉及产生参考电流和参考电压的混合模式电路与方法。在一种实施方式中，一种电路包括：具有第一电流电极、控制电极和耦合到电源端子的第二电流电极的第一晶体管。该电路还包括具有耦合到第一晶体管的控制电极的第一端子和耦合到电源端子的第二端子的电阻性元件。该电路还包括用于向第一晶体管的第一控制电极提供第一电流并基本上保持通过所述电阻性元件、与第一晶体管的控制电极处的电压相关的第一电流的反馈电路。该反馈电路包括用于响应于第一晶体管的控制电极处的电压提供输出信号的输出端子。在一种实施方式中，第一晶体管是具有可编程阈值电压的浮动栅极器件。
【技术实现步骤摘要】
本公开内容总体上涉及产生参考电流和参考电压的参考电路与方法。更特别地， 本公开内容涉及可配置成产生参考电流和参考电压的混合模式电路。
技术介绍
电流与电压参考是在许多电子器件中使用的构建单元。随着便携式电子器件数量 的日益增加并且随着对降低功耗的需求的日益增加，对提供稳定参考电流、参考电压或者 二者兼有的低功率、高精度参考电路的需求也增加了。基于浮动栅极技术的可编程参考在过去的十年中获得了普及。因此，可编程的浮 动栅极器件可以用于提供连续值范围中的可调节电压或电流。例如，浮动栅极晶体管可以 编程为通过将受控数量的电荷隧穿到浮动栅极上来产生参考电压，这种电荷存储在与浮动 栅极关联的电容器上。这种编程的浮动栅极晶体管的阈值电压对于大范围的电源电压和温 度而言是稳定的或者相对恒定的，从而提供实现电压参考或电流参考的手段。附图说明图1是提供参考电流和参考电压的、包括可编程浮动栅极晶体管的参考电路的实 施方式的示意图。图2是提供参考电流和参考电压的参考电路的第二实施方式的示意图。图3是图2所述参考电路的自举(bootstrap)电压参考电路部分实施方式的示意 图。图4是基于图3电路的可编程自举电压参考电路的实施方式的示意图。图5是提供参考电流和参考电压的参考电路第三实施方式的示意图。图6是提供参考电压的、包括可编程浮动栅极晶体管的参考电路第四实施方式的 示意图。图7是包括图6的参考电路并且包括将参考电路配置成提供参考电压的编程电路 的电路的实施方式的部分块和部分示意图。图8是包括图7的电路并且包括可配置成提供参考电压的第三可编程浮动栅极晶 体管的电路的部分块和部分示意图。图9是基于电压模式方法提供参考电流的方法的实施方式的流程图。图10是基于混合模式方法提供参考电流的方法的实施方式的流程图。在以下的描述中，在不同图中使用相同标号指示类似或相同的项目。具体实施例方式以下描述可配置成产生参考电流的参考电路的实施方式。如在此所使用的，术语 “可配置的”包括确定器件的大小，包括电阻的选择和控制晶体管的宽度和长度比率。在某 些情况下，术语“可配置的”还指对存储在适当大小的浮动栅极晶体管的浮动栅极上的电荷的编程。参考电路的实施方式跨电阻器施加第一 MOS晶体管的栅极-源极电压，以产生可 以用于通过反馈回路偏置该晶体管的第一参考电流(Ikefi)。第一晶体管的浮动栅极的实现 方式提供了编程第一参考电流(Ikefi)的能力。参考电路的实施方式还包括第二 MOS晶体 管，其栅极电极连接到第一晶体管的栅极电极，源极电极连接到第二电阻器。第一和第二晶 体管的栅极-源极电压之间的差值可以跨第二电阻器施加，以产生第二参考电流(I2)。该 第二参考电流可以通过第二晶体管的漏极电极供给或者接收，并在输出镜像，以便提供输 出参考信号(Ikef)和/或在第三电阻器上供给，以产生参考电压(Vkef)。第二晶体管的浮动 栅极的实现方式提供了编程第二参考电流(I2)的能力。在某些实施方式中，第三浮动栅极 晶体管可以代替第一电阻器和/或可以用于编程第一和第二浮动栅极晶体管。图1是提供参考电压的、包括可编程浮动栅极晶体管116和120的参考电路100 的实施方式的示意图。电路100包括PMOS晶体管102、104、106和108，NMOS晶体管110、 112和114，N通道浮动栅极晶体管116和120及电阻器118、122和124。PMOS晶体管102、NMOS晶体管110和浮动栅极晶体管116合作，以形成承载第一 电流(I1)的第一电流路径。PMOS晶体管102包括连接到标记为“VDD”的第一电源端子的源 极电极、栅极电极和漏极电极。NMOS晶体管110包括连接到PMOS晶体管102的漏极电极的 漏极电极、连接到晶体管102的漏极电极的栅极电极、和源极电极。浮动栅极晶体管116包 括连接到NMOS晶体管110的源极电极的漏极电极、栅极电极和连接到第二电源端子的源极 电极。PMOS晶体管104、NMOS晶体管112和电阻器118合作，以形成承载第一参考电流 (Ieefi)的第二电流路径。通过NMOS晶体管110和112从第二电流路径到第一电流路径的 反馈偏置浮动栅极晶体管116。PMOS晶体管104包括连接到第一电源端子的源极电极、连 接到PMOS晶体管102的栅极电极的栅极电极和连接到PMOS晶体管102与104的栅极电极 的漏极电极。NMOS晶体管112包括连接到PMOS晶体管104的漏极电极的漏极电极、连接 到NMOS晶体管110的栅极电极和漏极电极的栅极电极和连接到电阻器118的第一端子的 源极电极，其中电阻器118包括连接到第二电源端子的第二端子。PMOS晶体管106、NM0S晶体管114、浮动栅极晶体管120和电阻器122合作，以形成 承载第二电流(I2)的第三电流路径，其中第二电流(I2)与第一参考电流(Ikefi)相关。PMOS 晶体管106包括连接到电源端子的源极电极、栅极电极和连接到该栅极电极的漏极电极。 NMOS晶体管114包括连接到PMOS晶体管106的漏极电极的漏极电极、连接到NMOS晶体管 110与112的栅极电极的栅极电极、和源极电极。浮动栅极晶体管120包括连接到NMOS晶 体管114的源极电极的漏极电极、连接到电阻器118的第一端子并连接到浮动栅极晶体管 116的栅极电极的栅极电极和连接到电阻器122的第一端子的源极电极。电阻器122还包 括连接到第二电源端子的第二端子。PMOS晶体管108和电阻器IM合作，以提供承载参考电流(Ikef)的输出电流路径， 其中参考电流(Ikef)与第二电流(I2)成比例并且可以在电阻器1 上供给，以产生参考电 压。在一个例子中，第三电流路径和输出电流路径提供增益和镜像级(mirror stage)，以通 过第二晶体管120的漏极电极接收第二电流(I2)并在PMOS晶体管108上镜像该第二电流 (I2)，以提供输出参考信号(Ikef)，和/或将该参考电流在第三电阻器上供给以产生参考电压(Vkef)。PMOS晶体管108包括连接到电源端子的源极电极、连接到PMOS晶体管106的栅 极电极与漏极电极的栅极电极和连接到电阻器124的第一端子的漏极电极，该电阻器IM 包括连接到第二电源端子的第二端子。电路100使用以公共源极配置连接并具有公共栅极的晶体管116和120的栅 极-源极电压之间的差来建立第二电流(I2)。晶体管116通过由NMOS晶体管112和PMOS 晶体管102与104提供的反馈回路由电阻器118自偏置，这建立了通过晶体管116的第一 电流(I1)。如果晶体管102和104大小相等，则第一电流(I1)等于第一参考电流(Ieefi)。 电阻器122充当参考电阻器。跨电阻器122，浮动栅极晶体管116的栅极-源极电压和浮动 栅极晶体管120的栅极-源极电压之间的差产生第二电流(I2)，该电流被PMOS晶体管108 镜像，从而提供参考电流(Ikef)。浮动栅极晶体管116提供了编程阈值电压和编程第一参考电流(Ikefi)的能力。浮 动栅极晶体管120提供了编程其阈值电压并由此编程第二参考电流(I2)的能力。电路100是可以理解成具有两个级的混合模式参考电路电压模式自本文档来自技高网...
【技术保护点】
１．一种电路，包括：第一晶体管，包括第一电流电极、控制电极、和耦合到电源端子的第二电流电极；电阻性元件，包括耦合到所述第一晶体的管控制电极的第一端子和耦合到电源端子的第二端子；及反馈电路，用于向所述第一晶体管的第一控制电极提供第一电流，并基本上将所述第一电流提供到所述电阻性元件的第一端子，所述反馈电路具有用于响应于第一晶体管的控制电极处的电压提供输出信号的输出端子。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：R·H·雅各布，M·巴迪拉，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。