本发明专利技术提供一种具备检查解锁状态、并且自动地再同步的自动重试功能的PLL振荡电路。MPU(4)对外部基准信号与来自VCXO(3)的输出信号的相位进行比较而输入来自用于输出向VCXO(3)的控制电压的PLL-IC(1)的锁定检测信号，在锁定状态下对PLL-IC(1)设定用于设为解锁状态的解锁警报测试用数据，如果通过来自PLL-IC(1)的锁定检测信号判定为解锁状态，则向外部输出解锁警报输出信号，判定解锁状态是否继续了第1期间，如果解锁状态继续了第1期间，则执行对PLL-IC(1)设定用于进行再同步的数据的重试。
【技术实现步骤摘要】
本专利技术涉及PLLO^hase Locked Loop，锁相环)振荡电路，特别涉及对解锁状态进 行检测，并且自动地重试再同步的PLL振荡电路。
技术介绍
PLL振荡电路是如下电路对环内振荡器进行反馈控制而使之振荡，以使从外部 输入的基准信号与来自环内的振荡器的输出的相位差成为一定。PLL振荡电路能够输出稳定的振荡频率，应用于电子机器、通信机器中。接下来，参照图5，对以往的PLL振荡电路进行说明。图5是一般的PLL振荡电路 例的结构框图。如图5所示，PLL振荡电路具备对外部基准信号(F ref)与1/N分频后的信号 进行比较，输出相位差信号的相位比较器(Phase C0mparat0r)32;以脉冲宽度的电压输出 相位差的电荷泵(Charge Pump) 33 ；对来自电荷泵33的输出电压进行平滑化的环路滤波 器(Loop Filter) 34 ；通过来自环路滤波器34的控制电压变更频率而振荡输出所希望的频 率(内部基准信号0utput Frequency)的带电压控制功能的晶体振荡器(VCXO=Voltage Controlled Crystal Oscillator 压控晶体振荡器)35 ；以及将VCXCX35的输出(内部基准 信号)分频为1/N的分频器(Divider) 36。另外，输出信号是成为NXF ref的频率的信号。PLL振荡电路的动作通过以使从外部输入的基准信号与内部的VCX035的相位差 成为一定的方式，对内部的VCX035进行反馈控制，而得到与基准信号同步的振荡器输出。具体而言，相位比较器32通过执行对高稳定的外部基准信号、与来自通过输入电 压进行频率控制的VCX035的输出信号的相位进行比较，并将对相位比较结果进行平滑化 而得到的直流电压反馈到VCX035的PLL控制，而进行高精度的信号生成。另外，作为关联的现有技术，有日本特开平05-072244号公报“位相固定&一力性 能試験器(相位固定环性能试验器)”(申请人松下电器产业株式会社/专利文献1)、日本 特开平09-0231M号公报“PLL回路(PLL电路)”(申请人株式会社富士通集团/专利文献 2)、日本特开平10-173520号公报“PLL回路(PLL电路)，，(申请人川崎制铁株式会社/专 利文献3)、日本特开2001-183423号公报“半導体集積回路(半导体集成电路)”(申请人 日本电气ICMicrocomputer系统株式会社/专利文献4)、以及日本特表2004-511993号公 报“对锁相环进行试验的嵌入自检电路”(申请人皇家菲利浦电子有限公司(Koninklijke Philips Electronics N. V.)/ 专利文献 5)。在专利文献1中，公开了如下的PLL性能试验器一边使频率变化，一边产生用于 测定引入范围以及保持范围的试验信号，通过所产生的试验信号和PLL的反馈信号判定锁定状态，对锁定状态和解锁状态的变化时的试验信号的频率进行检测。在专利文献2中，公开了如下的PLL电路对锁定的多个VCO控制电压进行比较， 判别系数乘法器的系数的控制方向而输出方向判别信号，通过解锁检测信号和方向判别信 号切换系数的升降，从而决定系数。在专利文献3中，公开了通过复位信号的控制，输出误差信号或者控制信号中的 至少一方的PLL电路。在专利文献4中，公开了如下的半导体集成电路将使能信号输出到存储测试结 果数据的BIST电路，与所搭载的PLL电路的相位锁定时间对应地开始基于实际动作速度的 测试。在专利文献5中，公开了如下的自检电路针对多个频率乘法器的每一个的乘数、 与频率分割器中的对应的分频用计数器的除数之比针对所有频率乘法器以及对应的分频 用计数器是一定的数，如果选择了多个频率乘法器中的频率乘法器，则多路调制器选择对 应的分频用计数器，生成试验用时钟。专利文献1日本特开平05-072244公报专利文献2日本特开平09-023154号公报专利文献3日本特开平10-173520号公报专利文献4日本特开2001-183423号公报专利文献5日本特表2004-511993号公报
技术实现思路
以往的PLL振荡电路，当在该电路的生产线上相位比较器成为了解锁状态时，需 要检查是否向外部正确地输出了解锁警报信号。为此，对相位比较器输入解锁警报测试用的信号，设为解锁状态而监视是否向外 部正确地输出了解锁警报信号。但是，在以往的PLL振荡电路中，在通过解锁警报测试用的信号成为了解锁状态 的情况下，通过再起动、或者从外部输入正规信号，能够再次使正规的PLL动作恢复，但是 存在为了再同步需要工作和时间这样的问题。本专利技术是鉴于所述实情而完成的，其目的在于提供一种具备对解锁状态进行检 查，并且自动地再同步的自动重试功能的PLL振荡电路。为了解决所述以往例的问题，本专利技术提供一种PLL振荡电路，具有压控振荡器， 根据所输入的控制电压而振荡频率信号；PLL-IC，输入外部基准信号和来自压控振荡器的 振荡输出信号，对两个信号的相位进行比较，检测相位差而输出与该相位差对应的相位差 信号，并且输出表示两个信号同步的锁定状态或者不同步的解锁状态的锁定检测信号；环 路滤波器，去除来自PLL-IC的相位差信号中的高频分量的噪声；以及运算处理装置，输入 来自PLL-IC的锁定检测信号，在锁定状态下在PLL-IC中设定用于设为解锁状态的解锁警 报测试用数据，如果通过来自PLL-IC的锁定检测信号判定为解锁状态，则向外部输出解锁 警报输出信号，并判定解锁状态是否继续了第1期间，如果解锁状态继续了第1期间，则执 行对PLL-IC设定用于进行再同步的数据的重试，具有能够对解锁状态进行检查，并且容易 地执行再同步的重试的效果。本专利技术提供一种PLL振荡电路，具备压控振荡器，根据所输入的控制电压而振荡 频率信号；分频器，对该频率信号进行分频；AD变换器，对该分频后的信号进行模拟/数字 变换；相位比较部，对该模拟/数字变换后的信号与正弦波信号的相位进行比较而检测相 位差，并输出与该相位差对应的相位差信号；环路滤波器，去除相位差信号中的高频分量的 噪声；DA变换器，对去除了该噪声的相位差信号进行数字/模拟变换；参数输出部，将频率 参数输出到各部；以及运算处理装置，判定解锁状态而输出解锁警报输出信号，其中，相位 比较部作为自动增益控制电路，在AD变换器的后级，具备乘法器；以及振幅信息检测部， 对用于控制该乘法器的增益的振幅信息进行检测，并根据该振幅信息输出解锁检测信号， 运算处理装置根据解锁检测信号判定锁定状态或者解锁状态，在锁定状态下对参数输出部 设定用于设为解锁状态的解锁警报测试用命令，如果通过解锁检测信号判定为解锁状态， 则向外部输出解锁警报输出信号，并判定解锁状态是否继续了第1期间，如果解锁状态继 续了第1期间，则执行对参数输出部设定用于进行再同步的数据的重试，具有能够对解锁 状态进行检查，并且容易地执行再同步的重试的效果。本专利技术在所述PLL振荡电路中，相位比较部具备载频分解单元(carrier remove)，对来自AD变换器的输出进行正交检波，取出以来自AD变换器的输出信号与检波 用的信号的频率之差旋转的旋转矢量；逆旋转矢量乘法部，对旋转矢量乘以逆旋转矢量； 本文档来自技高网...
【技术保护点】
１．一种ＰＬＬ振荡电路，其特征在于，具有：压控振荡器，根据所输入的控制电压而振荡频率信号；ＰＬＬ－ＩＣ，输入外部基准信号和来自所述压控振荡器的振荡输出信号，对两个信号的相位进行比较，检测相位差而输出与该相位差对应的相位差信号，并且输出表示所述两个信号同步的锁定状态或者不同步的解锁状态的锁定检测信号；环路滤波器，去除来自所述ＰＬＬ－ＩＣ的相位差信号中的高频分量的噪声；以及运算处理装置，输入来自所述ＰＬＬ－ＩＣ的锁定检测信号，在锁定状态下对所述ＰＬＬ－ＩＣ设定用于设为解锁状态的解锁警报测试用数据，如果通过来自所述ＰＬＬ－ＩＣ的锁定检测信号而判定为解锁状态，则向外部输出解锁警报输出信号，判定解锁状态是否继续了第１期间，如果解锁状态继续了所述第１期间，则执行对所述ＰＬＬ－ＩＣ设定用于进行再同步的数据的重试。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：盐原毅，
申请(专利权)人：日本电波工业株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。