在一总线上操作闪存的方法技术

本发明专利技术公开了一种在一总线上操作闪存的方法，包括：致能一第一闪存的读取指令，当该第一闪存的读取指令结束时，该第一闪存的就绪/忙碌信号进入一忙碌等待时间。当该第一闪存的读取指令完成致能之后，致能一第二闪存的读取指令。当该忙碌等待时间结束时，开始读取该第一闪存的数据。当该第一闪存的数据读取完毕时，重新致能该第一闪存的读取指令。当该第一闪存的读取指令完成重新致能时，开始读取该第二闪存的数据。及当该第二闪存的数据读取完毕时，重新致能该第二闪存的读取指令。

【技术实现步骤摘要】

本专利技术有关于一种操作闪存的方法，特别是指一种在一总线上操作二颗闪存的方法。
技术介绍
请参照图1，图1为在时间轴上说明当主机(host)对一颗闪存做读取动作时，就 绪/忙碌(ready/busy)信号、读取致能(read enable)及芯片致能(chipenable)信号的 示意图。如图1所示，当主机致能的读取指令结束时，就绪/忙碌(ready/busy)信号R/B 会进入忙碌等待时间(busy waiting time)T2。当忙碌等待时间T2结束后，主机开始切换 (toggle)读取致能信号RE。而每切换一次读取致能信号RE，即可根据读取指令内的数据储 存位置(address)，读取一笔闪存内储存的数据。当开始切换读取致能信号RE时，芯片致能 信号CE由逻辑高电位转为逻辑低电位。另外，在闪存的操作规范中，读取数据的时间T3大 于忙碌等待时间T2，而忙碌等待时间T2大于读取指令的时间Tl。请参照图2，图2为在时间轴上说明现有技术利用忙碌等待时间的时间间隔，主机 同时对二颗闪存做读取动作的示意图。如图2所示，在总线上对应于第一颗闪存的读取指 令A结束时，因为对应于第一颗闪存的就绪/忙碌信号chOAR/B进入忙碌等待时间BWTl，所 以主机可利用忙碌等待时间BWTl的时间间隔，致能对应于第二颗闪存的读取指令B。当忙 碌等待时间BWTl结束后，主机开始读取第一颗闪存内储存的数据FIData。当主机结束读取 第一颗闪存内储存的数据FIData，对应于第二颗闪存的忙碌等待时间BWT2亦已结束，所以 主机可立刻读取第二颗闪存内储存的数据F2Data。当主机结束读取第二颗闪存内储存的数 据F2Data时，主机可再次致能读取指令A。如此，重复上述步骤，主机即可在同一总线上操 作二颗闪存。虽然，主机透过上述现有技术可在同一总线上操作二颗闪存。但如图2所示，在总 线上所传输的数据排得不够紧密，亦即总线会有一些闲置时间。因此，现有技术的操作效率 并没有达到在同一总线上操作二颗闪存的最佳效率。
技术实现思路
本专利技术的一实施例提供一种操作闪存的方法。该方法包含致能一第一闪存的读取 指令，以使该第一闪存的就绪/忙碌信号进入一忙碌等待时间；于该第一闪存的读取指令 完成致能之后，致能一第二闪存的读取指令；当该忙碌等待时间结束时，开始读取该第一闪 存的数据；当该第一闪存的数据读取完毕时，重新致能该第一闪存的读取指令；当该第一 闪存的读取指令完成重新致能时，开始读取该第二闪存的数据；及当该第二闪存的数据读 取完毕时，重新致能该第二闪存的读取指令。本专利技术所提供的一种操作闪存的方法，该方法操作二闪存的顺序为一开始是致能 一第一闪存的读取指令、致能一第二闪存的读取指令，往后都是重复读取该第一闪存的数 据、致能该第一闪存的读取指令、读取该第二闪存的数据及致能该第二闪存的读取指令的步骤。因此，本专利技术在一总线上所传输的数据会比先前技术排列得更紧密，更有效率。 附图说明图1为在时间轴上说明当主机对一颗闪存做读取动作时，就绪/忙碌信号、读取致 能及芯片致能信号的示意图；图2为在时间轴上说明先前技术利用忙碌等待时间的时间间隔，主机同时对二颗 闪存做读取动作的示意图；图3为本专利技术的一实施例提供一种在一总线上操作二颗闪存的方法的流程图；图4为图3方法的时序图。其中，附图标记Tl读取指令时间T2,BffTU BWT2忙碌等待时间T3读取数据时间R/B、chOAR/B、chOBR/B 就绪 / 忙碌信号RE、REA、REB读取致能信号CE、CEA、CEB芯片致能信号FlData, F2Data 资料30-40 步骤ΔΤ1、ΔΤ2 周期具体实施例方式请参照图3及图4，图3为本专利技术的一实施例提供一种在一总线上操作二颗闪存的 方法的流程图，图4系图3方法的时序图。图3的方法的详细步骤如下步骤30:开始；步骤32 主机(host)致能第一闪存的读取指令A ；步骤34:当第一闪存的读取指令A完成致能之后，主机致能第二闪存的读取指令 B ；步骤36 当第一闪存的就绪/忙碌信号chOAR/B的忙碌等待时间BWTl结束时，主 机开始读取第一闪存的数据FlData ；步骤38 当第一闪存的数据FlData读取完毕时，主机重新致能第一闪存的读取指 令A;步骤40 当第一闪存的读取指令A完成重新致能时，主机开始读取第二闪存的数 据 F2Data ；步骤42 当第二闪存的数据F2Data读取完毕时，主机重新致能第二闪存的读取指 令B;步骤44 当第二闪存的读取指令B完成重新致能时，主机开始读取第一闪存的数 据FIData，跳回步骤38。在步骤34中，主机可在第一闪存的读取指令A完成致能时或第一闪存的读取指令 A完成致能之后一预定时间，致能一第二闪存的读取指令B。在此实施例中，只要就绪/忙碌信号chOBR/B的忙碌等待时间BWT2在主机重新致能第一闪存的读取指令A完成之前结 束即可。在步骤36中，主机根据读取指令A内所包含的数据储存位置，读取第一闪存的数 据FIData，而每切换一次第一读取致能信号REA，主机即可读取一笔第一闪存的数据。在步 骤40中，主机根据读取指令B内所包含的数据储存位置，读取第二闪存的数据F2Data，而每 切换一次第二读取致能信号REB，主机即可读取一笔第二闪存的数据。另外，当读取第一闪 存的的数据FlData时，第一闪存的芯片致能信号CEA由逻辑高电位转为逻辑低电位，此时 主机仅能对第一闪存做读取的动作；当读取第二闪存的的数据F2Data时，第二闪存的芯片 致能信号CEB由逻辑高电位转为逻辑低电位，此时主机仅能对第二闪存做读取的动作。综上所述，本专利技术所提供的，虽然和现有技术一样都 是利用忙碌等待时间的时间间隔操作闪存，但是本专利技术和现有技术的不同点在于本专利技术的 操作闪存的顺序为致能第一闪存的读取指令、致能第二闪存的读取指令、读取第一闪存的 数据、致能第一闪存的读取指令、读取第二闪存的数据、致能第二闪存的读取指令、读取第 一闪存的数据、致能第一闪存的读取指令。只有一开始是致能第一闪存的读取指令及致能 第二闪存的读取指令，往后都是重复读取第一闪存的数据、致能第一闪存的读取指令、读取 第二闪存的数据及致能第二闪存的读取指令的步骤。因此，本专利技术在总线上所传输的数据 会比现有技术排得更紧密，更有效率，亦即本专利技术的操作闪存的周期ΔΤ2会小于现有技术 的操作闪存的周期ΔΤ1。以上所述仅为本专利技术的较佳实施例，凡依本专利技术权利要求保护范围所做的均等变 化与修改，皆应属本专利技术的涵盖范围。权利要求1.一种，其特征在于，包含致能一第一闪存的读取指令，以使该第一闪存的就绪/忙碌信号进入一忙碌等待时间；于该第一闪存的读取指令完成致能之后，致能一第二闪存的读取指令； 当该忙碌等待时间结束时，开始读取该第一闪存的数据； 当该第一闪存的数据读取完毕时，重新致能该第一闪存的读取指令； 当该第一闪存的读取指令完成重新致能时，开始读取该第二闪存的数据；及 当该第二闪存的数据读取完毕时，重新致能该第二闪存的读取指令。2.如权利要求1所述的方法，其特征在于，还包含当该第二闪存的读取指令完成重新 致能时，开始读取该第一闪存的数据。3.如权利要求1所述的方法，其特征在于，于该第一闪存的读取指令完本文档来自技高网...

【技术保护点】
一种在一总线上操作闪存的方法，其特征在于，包含：致能一第一闪存的读取指令，以使该第一闪存的就绪／忙碌信号进入一忙碌等待时间；于该第一闪存的读取指令完成致能之后，致能一第二闪存的读取指令；当该忙碌等待时间结束时，开始读取该第一闪存的数据；当该第一闪存的数据读取完毕时，重新致能该第一闪存的读取指令；当该第一闪存的读取指令完成重新致能时，开始读取该第二闪存的数据；及当该第二闪存的数据读取完毕时，重新致能该第二闪存的读取指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢明宏，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：71