电性连接瑕疵侦测系统及方法技术方案

本发明专利技术是有关一种电性连接瑕疵侦测系统及方法。该电性连接瑕疵侦测系统，用以侦测待测元件的测试接脚及电路板的信号线间的电性连接是否正常，电性连接瑕疵侦测系统包含：信号供应器、侦测模块、电极板以及多个接地路径。信号供应器藉信号线提供测试信号至测试接脚。电极板电性连接于侦测模块，其侦测面接触待测元件相对测试接脚的待测元件表面，与测试接脚间隔距离，以于信号供应器提供测试信号至测试接脚，且测试接脚与信号线连接正常时，使侦测模块侦测到感应电容。接地路径分别对应待测元件的多个非测试接脚群组其中之一，以使其接地。一种电性连接瑕疵侦测方法亦在此被揭露。

【技术实现步骤摘要】

本专利技术涉及一种电气侦测装置，特别是涉及一种。
技术介绍
电子装置在现代人的生活提供了许多的便利性，使资讯的交流与处理上，有更便 捷快速的管道。通常电子装置中具有许多不同的芯片或是连接器(connector)，分别处理或 传送不同的资料，并在置于电路板上后，借由芯片接脚及电路板上的信号线来对资料进行 处理及交换，以达到使用者的需求。然而，上述的模块中的接脚及电路板上的信号线常常会因焊接工艺的不良而导致 电性连接的不正常，因而使电子装置无法正常运作。故此，往往需要借由侦测装置来侦测电 性连接是否具有瑕疵。通常，侦测的方式是以探针提供测试的信号至信号线再传递到待测 物的测试接脚，并借由一与侦测模块连接的电极板放置于芯片上检测是否可以根据测试的 信号产生感应的电容。而其他未测试的接脚则需要经过接地，以避免影响测试接脚的侦测 结果。请参照图1，是现有习知技术中，待测系统1的侧视图。待测系统1包含待测芯片10、 电路板12以及接地平面14。上述的侦测装置(未绘示)即用以侦测待测芯片10的接脚 (绘示为待测芯片10下方的半圆形)以及电路板上的信号线120是否电性连接正常。在 图1中，如果所绘示的信号线120所连接的接脚为测试的接脚，则接地平面14将提供其他 非测试接脚一个共同的接地路径，以避免对测试的接脚造成干扰。如此的设计，在芯片接脚数目小的时候，较无明显的影响，但是接脚数目在愈趋复 杂的芯片设计下愈来愈大，以同一接地路径的接地方式将使许多等效电容、电阻的效应产 生。举例来说，接地平面14的等效电阻可能逼近信号线120与电压供应端Vcc间的电阻 Rl的大小，将使因此而产生的等效电容与电极板产生的感应电容耦合，影响量测结果的正 确性。并且，当测试的信号由于耦合效应而通过电压供应端Vcc传送到待测物的电源接脚 (标示Vcc处)时，则其所产生的感应电容亦会被量测到而影响量测结果。因此，如何设计一个新的电性连接瑕疵侦测系统，避免上述的效应影响测试结果， 乃为此一业界亟待解决的问题。
技术实现思路
本专利技术的目的在于，提供一种新的，所要解决的技 术问题是使其减小接地路径过长的电阻效应以及与电源供应端的耦合效应。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种电性连接瑕疵侦测系统，用以侦测待测元件的测试接脚及电路板的信号线间的电性 连接是否正常，电性连接瑕疵侦测系统包含信号供应器、侦测模块、电极板以及多个接地 路径。信号供应器借由信号线提供测试信号至测试接脚。电极板电性连接于侦测模块，包含 侦测面，用以接触待测元件相对测试接脚的待测元件表面，并与测试接脚间隔距离，以于信 号供应器提供测试信号至测试接脚，且测试接脚与信号线连接正常时，使侦测模块侦测到感应电容是大于一临界值。接地路径分别对应待测元件的多个非测试接脚群组其中之一， 以使对应的非测试接脚群组接地。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的电性连接瑕疵侦测系统，其中接地路径还连接至接地开关，并借由接地开 关关闭时接地。前述的电性连接瑕疵侦测系统，其中电性连接瑕疵侦测系统还包含供电模块，且 非测试接脚群组各包含一非测试接脚，供电模块是借由各接地路径提供接地电位至各非测 试接脚。前述的电性连接瑕疵侦测系统，其中信号供应器包含探针以及信号供应源，以使 探针接触信号线，进一步借由信号供应源提供测试信号至测试接脚。前述的电性连接瑕疵侦测系统，其中当信号供应器提供测试信号至测试接脚，且 测试接脚与信号线连接不正常时，侦测模块侦测到感应电容是小于临界值。前述的电性连接瑕疵侦测系统，其中侦测模块还用以侦测根据感应电容产生之电 流及电压。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种电性连接瑕疵侦测方法，用以侦测待测元件的测试接脚及电路板的信号线间的电性连 接是否正常，电性连接瑕疵侦测方法包含下列步骤区分待测元件的多个非测试接脚为多 个非测试接脚群组；使非测试接脚群组分别借由接地路径接地；借由信号线提供测试信号 至测试接脚；使电极板的侦测面接触待测元件相对测试接脚的待测元件表面，并与测试接 脚间隔一距离；以及当测试接脚与信号线连接正常时，侦测到感应电容是大于一临界值。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的电性连接瑕疵侦测方法，其中接地路径还连接至接地开关，并借由接地开 关关闭时接地。前述的电性连接瑕疵侦测方法，其还包含供电模块，且非测试接脚群组各包含一 非测试接脚，供电模块系借由各接地路径提供接地电位至各非测试接脚。前述的电性连接瑕疵侦测方法，其中测试信号是借由信号供应器的探针提供至测 试接脚。前述的电性连接瑕疵侦测方法，其中当测试接脚与信号线连接不正常时，侦测到 感应电容是小于临界值。借由上述技术方案，本专利技术至少具有下列优点及有 益效果本专利技术借由将未测试接脚分为多个群组，以分别由不同的接地路径，减小接地路径 过长的电阻效应，而轻易地达到上述的目的。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1是现有习知技术中，待测系统的侧视图。图2是本专利技术电性连接瑕疵侦测系统一实施例的侧视图。图3A是本专利技术电性连接瑕疵侦测系统另-至接地开关的侧视图。图IBB是本专利技术电性连接瑕疵侦测系统另-供电模块的侧视图。-实施例中，各接地路径在并联后连接-实施例中，接地路径在并联后连接至图4是本专利技术电性连接瑕疵侦测方法一实施例的流程图,1 待测系统 14 接地平面210、212、214、216 接地路径 25 供电模块 280 探针 10 待测芯片2:电性连接瑕疵侦测系统 22 电路板 24 侦测模块 262 正负侦测端12 电路板 20 待测元件 23 接地开关 260 放大器 282 信号供应源 120 信号线 200 待测元件表[ 220 信号线 26 电极板 281 测试信号 401-407 步骤具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本专利技术提出的其具体实施方式、 结构、步骤、特征及其功效，详细说明如后。请参照图2所示，是本专利技术电性连接瑕疵侦测系统一实施例的侧视图。本专利技术一 实施例的电性连接瑕疵侦测系统2是用以侦测待测元件20的待测接脚及电路板22的信号 线220间的电性连接是否正常。待测元件20可为电路板22上的芯片或连接器，以多数接 脚(在图2中是以位于待测元件20及电路板22间的多个半圆形绘示)与电路板22的信 号线220做电性连接。在将待测元件20与电路板22做电性连接时，常需以焊接的方式将接脚与信号线 220做连接。然而，焊接工艺的不良将会导致电性连接的不正常，因而使二者间无法正常运 作。故此，往往需要借由侦测的装置来侦测电性连接是否具有瑕疵。本专利技术一实施例的电性连接瑕疵侦测系统2包括信号供应器、侦测模块M以及 电极板26。信号供应器实质上包含探针观0以及信号供应源观2。信号供应源282是用以 提供测试信号观1，并且借由探针280接本文档来自技高网...

【技术保护点】
１．一种电性连接瑕疵侦测系统，用以侦测一待测元件的一测试接脚及一电路板的一信号线间的电性连接是否正常，其特征在于该电性连接瑕疵侦测系统包含：一信号供应器，借由该信号线提供一测试信号至该测试接脚；一侦测模块；一电极板，电性连接于该侦测模块，包含一侦测面，用以接触该待测元件相对该测试接脚的一待测元件表面，与该测试接脚间隔一距离，以于该信号供应器提供该测试信号至该测试接脚，且该测试接脚与该信号线连接正常时，使该侦测模块侦测到一感应电容大于一临界值；以及多个接地路径，分别对应该待测元件的多个非测试接脚群组其中之一，以使该对应的非测试接脚群组接地。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡苏威，叶尚苍，
申请(专利权)人：德律科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]